可变码速的复用分路器及复用分路方法

摘要

本发明公开一种可变码速的复用分路器及复用分路方法，先经串入/并出移位寄存器将输入串行码流变换为并行码流，再将码流中的字节按要求排列，最后经并入/串出变换器变换成码速不同于输入码速的串行码流。复用分路器中的主要器件是串入/并出移位寄存器、锁存器和P/S变换器。电路中没有八选一这样的器件，时延易于控制，且可做到高速度，减小了实际困难。且可适于更多个输入码流的情形。

主权项

1、一种可变码速的复用分路器，包括复用器部分和分路器部分，其中复用器部分包括串入/并出移位寄存器、锁存器(2)，分路器部分包括锁存器(2’)、串入/并出变换电路(3’)，其特征是：在复用器部分中，所述串入/并出移位寄存器中还包括有排序电路，组成S/P变换及排序电路(1)，其输入端是多路低速码流HW0、HW1……HWn，其输出端为并行码流，输出并行码流的排列顺序为：HW0TS0 HW1TS0…HWnTS0 HW0TS1 HW1TS1…HWnTS1……HW0TS31 HW1TS31…HWnTS31其中TS0、TS1…TS31为每个码流中的时隙；根据输入码流的路数和锁存器(2)位数，将上述并行码流等分成一组或多组，相应地，锁存器(2)也有一个或多个，每个锁存器(2)对应一组并行码流；所有锁存器(2)的时钟频率相同而相位不同，其输出信号分别输入到多个P/S变换器(3)，或输入到一个P/S变换器(3)的多个输入端；所述P/S变换器(3)的输出端即为高速串行码流的输出端；所述分路器部分中，在锁存器(2’)之前接有S/P变换器(1’)，所述S/P变换器(1’)的输入端即为分路器的高速码流输入端，其输出端接锁存器(2’)的输入端；锁存器(2’)的输出端接P/S变换电路(3’)输入端，P/S变换电路(3’)的输出端即为分路器的低速码流输出端。