发明名称 | 在半导体组件上形成铜线的方法 | ||
摘要 | 本发明提供一种能够防止铜的自然氧化的在半导体组件上形成铜线的方法。本发明的在半导体组件上形成铜线的方法包括下列步骤:于一半导体基板上形成一具有通孔与沟槽的绝缘膜图样;通过用铜填充通孔与沟槽而形成一铜线;顺序地在铜线与绝缘膜图样上形成一覆盖层(capping layer)与一保护层;通过选择性地去除覆盖层与保护层而露出铜线;以及,在铜线上形成一氧化防止层。依照本发明的在半导体组件上形成铜线的方法,有下列优点:铜的自然氧化可借着在铜线脚位上选择性的沉积铝而得到避免,因此在高温中测试其可靠度时,可得到稳定的评价结果;而且,因为铝比铜的接触阻抗低,所以在其电气特性的测试中,可得到令人信赖的测试结果。 | ||
申请公布号 | CN1458681A | 申请公布日期 | 2003.11.26 |
申请号 | CN03101493.3 | 申请日期 | 2003.01.22 |
申请人 | 海力士半导体有限公司 | 发明人 | 李秉周;金贤龙 |
分类号 | H01L21/768 | 主分类号 | H01L21/768 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 贾静环;宋莉 |
主权项 | 1.一种在半导体组件上形成铜线的方法,包括下列步骤:于半导体基板上形成具有通孔与沟槽的绝缘膜图样;通过用铜填充通孔与沟槽而形成铜线;顺序地在铜线与绝缘膜图样上形成覆盖层与保护层;通过选择性地去除覆盖层与保护层而露出铜线;在铜线上形成氧化防止层;以及去除在铜线上的自然氧化层。 | ||
地址 | 韩国京畿道 |