发明名称 |
具有增加的有效沟槽长度的半导体器件的制造方法 |
摘要 |
在一个实施例中,包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上。使用栅极结构作为掩模,低剂量的杂质离子注入到半导体衬底内形成源/漏区。第一绝缘间隔层形成在栅极结构的侧壁上,第二绝缘间隔层形成在第一绝缘间隔层上。此后使用第一和第二绝缘间隔层作为掩模,高剂量的杂质离子注入到半导体衬底内形成源/漏区。然后除去第二绝缘间隔层。因此,通过调节有效沟道长度和接触电阻可以提高接触电阻和晶体管的特性。 |
申请公布号 |
CN1458683A |
申请公布日期 |
2003.11.26 |
申请号 |
CN03123469.0 |
申请日期 |
2003.05.14 |
申请人 |
三星电子株式会社 |
发明人 |
郑弘植;金奇南;黄有商 |
分类号 |
H01L21/82;H01L21/8242;H01L21/336;H01L21/311 |
主分类号 |
H01L21/82 |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
谢丽娜;谷惠敏 |
主权项 |
1.一种半导体器件的制造方法,方法包括:包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上;使用栅极结构作为掩模,用于形成源/漏区低剂量的杂质离子注入到半导体衬底内;在栅极结构的侧壁上形成第一绝缘间隔层;衬里形成在栅极结构上和第一绝缘间隔层上,以在第一绝缘间隔层上形成第二绝缘间隔层;在栅极结构上形成平面化的层间绝缘层图形,具有孔的平面化的层间绝缘层在相邻的第二绝缘间隔层之间,以露出半导体衬底区域;使用层间绝缘层图形和第二绝缘间隔层作为掩模,将用于形成源/漏区高剂量的杂质离子注入到半导体衬底内;以及除去第二绝缘间隔层。 |
地址 |
韩国京畿道水原市 |