发明名称 | 冗余半导体存贮区中熔丝可灵活设置的半导体存储器 | ||
摘要 | 一种半导体存储器,其具有一个主存储单元阵列和诸冗余存储单元,其中的多个熔丝可以与它们相关联的熔丝锁存器实现物理上的分离。这种物理分离是通过加入一串行传送电路从而将熔丝的熔丝数据依次传送到锁存器而实现的。结果,只需要少量的连线将熔丝与熔丝锁存器连接,使得可在存储器内灵活地放置熔丝。 | ||
申请公布号 | CN1129141C | 申请公布日期 | 2003.11.26 |
申请号 | CN98105845.0 | 申请日期 | 1998.03.27 |
申请人 | 西门子公司 | 发明人 | 彼得·普赫米勒 |
分类号 | G11C11/34 | 主分类号 | G11C11/34 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 黄小临 |
主权项 | 1.一种半导体存储器,它具有一个主存储单元阵列和诸冗余存储单元,所述存储器包括:多个存储地址信息的熔丝,其中每个熔丝不论处于打开状态或闭合状态都对应于所述主存储单元阵列内至少一个已坏单元地址的一位;多个熔丝锁存器,其在所述半导体存储器工作期间存储在所述熔丝中存储的地址信息以利于在所述诸冗余存储单元中存储数据,从而作为在所述主存储单元阵列中损坏单元的替换;所述熔丝置于与所述熔丝锁存器相隔一定空间的所述半导体存储器的一区域中;所述熔丝锁存器置于所述第一和第二存储单元阵列之间;串行转换电路,其可操作用来将所述熔丝中的至少某些所述地址信息串行传到所述锁存器,包括与熔丝排邻接的第一移位寄存器,与熔丝锁存器邻接的第二移位寄存器,及与每个移位寄存器连接的使来自所述熔丝的所述地址信息同步传输到对应锁存器的时钟控制逻辑电路;连接在所述熔丝和至少一根总线之间的多个开关,所述开关被所述第一寄存器依次关闭以串行地传输熔丝数据到所述总线;和连接在所述至少一根总线上的所述多个锁存器,所述第二移位寄存器依次激活所述锁存器的锁存置位输入端,从而串行地将所述熔丝数据从所述至少一根总线上传到所述锁存器。 | ||
地址 | 联邦德国慕尼黑 |