| 主权项 |
1.一种制造铁电记忆体电晶体之方法,包含:准备矽基体,包含在其上形成多个作用区;在矽基体上沉积一层闸极绝缘体,及在闸极绝缘层上沉积一层多晶矽;形成源极区,汲极区及闸极电极;沉积一层底电极材料,及完成底电极而不损害其下之闸极绝缘体层及矽基体;在底电极上沉积一层铁电材料;在该层铁电材料上沉积一层顶电极材料;以及完成该电晶体,包含钝化氧化物沉积、接触孔蚀刻及金属化。2.如申请专利范围第1项之方法,其中该沉积一层底电极材料包含沉积一层铱及利用蚀刻完成底电极。3.如申请专利范围第1项之方法,其中该沉积一层底电极材料及完成底电极而不损害其下之闸极绝缘体具矽基体包含沉积一层铱、在作用区涂光阻及蚀刻该层底电极材料以形成底电极。4.如申请专利范围第1项之方法,其中该沉积一层底电极材料包含沉积一层材料,该材料选自包含Pt、TiN、Ta、TaN、TiTaN、IrTa合金及IrPt合金之群组,及将该底电极材料层CMP。5.如申请专利范围第1项之方法,其中该沉积一层底电极材料及完成底电极而不损害其下之闸极绝缘体及矽基体包含选择性蚀刻N+多晶矽、沉积一层底电极材料,该材料选自包含Pt、TiN、Ta、TaN、TiTaN、IrTa合金及IrPt合金之群组,及以CMP完成该底电极。6.如申请专利范围第1项之方法,包含在该层顶电极材料及该层铁电材料上沉积一层屏障介电材料。7.如申请专利范围第6项之方法,自该层顶电极材料及下面架构顶表面去除该层屏障介电材料,及只在该顶层电极材料及该层铁电材料堆叠侧墙留下该层屏障介电材料。8.如申请专利范围第1项之方法,包含在底电极沉积一层氧化物,及蚀刻该层氧化物以形成开孔,沉积屏障介电材料,及将开孔侧墙以外之屏障介电材料各向异性蚀刻,及在开孔形成该层铁电材料及该层顶电极材料堆叠。9.如申请专利范围第8项之方法,其中该在底电极上沉积一层氧化物包含沉积一层厚约100nm到400nm之氧化物。10.如申请专利范围第1项之方法,其中该沉积一层闸极绝缘体包含沉积一层闸极氧化物。11.如申请专利范围第1项之方法,其中该沉积一层闸极绝缘体包含沉积一层高k闸极介电材料。12.一种制造铁电记忆体电晶体之方法,包含:准备矽基体,包含在其上形成多个作用区;在矽基体上沉积一层闸极绝缘体,及在闸极绝缘层上沉积一层多晶矽;经该等层进入矽基体形成浅沟槽以界定作用区,及沉积氧化物以填充浅沟槽及覆盖该基体至少浅沟槽深之1.5倍;形成源极区,汲极区及闸极电极;沉积一层底电极材料,及完成底电极而不损害其下之闸极绝缘体层及矽基体;在底电极上沉积一层铁电材料;在该层铁电材料上沉积一层顶电极材料;对该层顶电极材料及该铁电材料提供屏障介电层;以及完成该电晶体,包含钝化氧化物沉积、接触孔蚀刻及金属化。13.如申请专利范围第12项之方法,其中该沉积一层底电极材料包含沉积一层铱及利用蚀刻完成底电极。14.如申请专利范围第12项之方法,其中该沉积一层底电极材料及完成底电极而不损害其下之闸极绝缘体层及矽基体包含沉积一层铱、在作用区涂光阻及蚀刻该层底电极材料以形成底电极。15.如申请专利范围第12项之方法,其中该沉积一层底电极材料包含沉积一层材料,该材料选自包含Pt、TiN、Ta、TaN、TiTaN、IrTa合金及IrPt合金之群组,及将该底电极材料层CMP。16.如申请专利范围第12项之方法,其中该沉积一层底电极材料及完成底电极而不损害其下之闸极绝缘体层及矽基体包含选择性蚀刻N+多晶矽、沉积一层底电极材料,该材料选自包含Pt、TiN、Ta、TaN、TiTaN、IrTa合金及IrPt合金之群组,及以CMP完成该底电极。17.如申请专利范围第12项之方法,其中该对该层顶电极材料及该层铁电材料提供屏障介电层包含在该层顶电极材料及该层铁电材料上沉积一层屏障介电材料。18.如申请专利范围第17项之方法,包含自该层顶电极材料及下面架构顶表面去除该屏障介电材料层,及只在该层顶电极材料及该层铁电材料堆叠侧墙留下该屏障介电材料层。19.如申请专利范围第12项之方法,包含在底电极沉积一层氧化物,及蚀刻该层氧化物以形成开孔,及其中该对该层顶电极材料及该层铁电材料提供屏障介电层包含在该开孔沉积屏障介电侧墙;及在该开孔形成该层铁电材料及该层顶电极材料堆叠。20.如申请专利范围第19项之方法,其中该在底电极上沉积一层氧化物包含沉积一层厚约100nm到400nm之氧化物。21.如申请专利范围第12项之方法,其中该沉积一层闸极绝缘体包含沉积一层闸极氧化物。22.如申请专利范围第12项之方法,其中该沉积一层闸极绝缘体包含沉积一层高k闸极介电材料。图式简单说明:图1-10揭示本发明方法之第一实施例连续步骤。图11-12揭示本发明方法之第二实施例连续步骤。图13-16揭示本发明方法之第三实施例连续步骤。 |
