| 主权项 |
1.一种最佳化记忆体利用之方法,包含以下步骤:a)提供具有多重缓冲器的记忆体,该等缓冲器安排于至少一片中,而且该至少一片中的每一缓冲器分割成多重四字(Quadword);b)于一记忆体仲裁器中接受来自多重需求者要求存取至少一片的多重记忆体需求;c)由该记忆体仲裁器将一预定优先指派予每一需求;d)由该记忆体仲裁器分析最高优先需求,以便侦测该最高优先需求所需的记忆体频宽百分率;以及e)如果最高优先需求并未利用完全记忆体频宽,则与一较低优先需求分享记忆体存取。2.一种最佳化记忆体利用之方法,包含以下步骤:a)提供具有多重缓冲器的记忆体,该等缓冲器安排于至少一片中,而且该至少一片中的每一缓冲器分割成多重四字;b)于一记忆体仲裁器中接受来自多重需求者要求存取至少一片的多重记忆体需求;c)由该记忆体仲裁器将一预定优先指派予每一需求;以及d)由该记忆体仲裁器分析最高优先需求,以便侦测该最高优先需求所需的记忆体频宽百分率;以及e)如果该最高优先需求要求完全记忆体频宽,则准许最高优先需求利用完全记忆体频宽,或者如果该最高优先需求的需求量小于完全记忆体频宽,则与较低需求分享记忆体频宽。3.如申请专利范围第2项之方法,其中该多重需求者包括可耦合于一网路处理器内作业的一接收器控制器、传输器控制器和嵌式处理器复合(EPC)控制器。4.如申请专利范围第3项之方法,其中该传输器控制器具有最高优先。5.如申请专利范围第4项之方法,其中该接收器控制器具有次高优先。6.如申请专利范围第5项之方法,其中该EPC与传输器控制器或接收器控制器分享记忆体频宽。7.如申请专利范围第3项之方法,其中该需求包括读取和写入。8.如申请专利范围第7项之方法,其中该读取需求系由传输器控制器授与。9.如申请专利范围第8项之方法,其中该写入需求系由接收器控制器提供。10.如申请专利范围第9项之方法,其中读取和写入需求系由EPC控制器提供。11.一种最佳化记忆体利用之方法,包含以下步骤:于一记忆体仲裁器中接收复数个记忆体存取需求;于该记忆体仲裁器中提供有关至少一记忆体存取需求的一优先指定;由该记忆体仲裁器分析具有优先指定的记忆体存取需求,以便决定所需的记忆体频宽大小;以及如果具有优先指定的记忆体需求要求完全记忆体频宽,则准许具有优先指定的记忆体存取需求利用完全记忆体频宽,或者如果该记忆体存取需求的优先指定需求量小于完全记忆体频宽,则与其他需求分享记忆体频宽。12.如申请专利范围第11项之方法,其中该优先指定为最高。13.如申请专利范围第11项之方法,其中分享进一步包括组合最高优先需求的记忆体频宽与较低优先需求的记忆体频宽。14.一种网路处理器,包括:用以储存资讯的一记忆体系统;以及用以授与存取的一记忆体仲裁器,其耦合该记忆体系统而作业;该记忆体仲裁器包括:用以接收记忆体存取需求的一或更多需求暂存器,用以储存有关需求者之优先指定的至少一优先暂存器,以及耦合需求暂存器和优先暂存器而作业一控制器,该控制器包括用以监视需求和需求优先以便产生记忆体存取向量的电路,其中如果该最高优先需求提出要求,则允许该最高优先需求利用完全记忆体频宽,或者产生记忆体存取需求,其中最高优先需求与一较低优先需求分享完全记忆体频宽。15.如申请专利范围第14项之网路处理器,其中该记忆体系统包括安排于至少一片中的复数个缓冲器,而且每一缓冲器分割成四字。16.如申请专利范围第15项之网路处理器,其中每一片耦合至少一缓冲器控制器而作业。17.如申请专利范围第16项之网路处理器,其中每一缓冲器系64位元组,其分割成各自具有16位元组的四个四字。18.如申请专利范围第15项之网路处理器,其中每一片系由DDR DRAM加工而来。19.如申请专利范围第14项之网路处理器,进一步包括一接收器控制器,其耦合该记忆体仲裁器而作业。20.如申请专利范围第19项之网路处理器,进一步包括一传输器控制器,其耦合该记忆体仲裁器而作业。21.如申请专利范围第20项之网路处理器,进一步包括嵌式处理器复合EPC,其耦合该记忆体仲裁器而作业。22.如申请专利范围第21项之网路处理器,进一步包括一排程器,其耦合该传输器控制器而作业。23.如申请专利范围第14项之网路处理器,其中该控制器选择性执行以下选择演算法,以便建构缓冲器记忆体存取向量:a)排除排定于(由每一DRAM控制器指示之)再新周期的片;b)指派传输器控制器其所有R(读取)需求的片;c)补充来自对应之EPC伫列的R-存取(片:四字);d)将全域的W(写入)排除片(例如:由接收器之所有片互斥规则排除的片)指派予EPC;e)于非排除片中,从最后指派片(即:前一窗中指派予接收器控制器的片)开始,以RR(循环)方式将各片指派予W需求;f)补充来自对应之EPC伫列的W-存取(片:四字);以及根据以权重表达的优先将各片指派予EPC需求。24.一种分享记忆体频宽的装置,包含:分割成N个扇区的一记忆体,N大于1;以及耦合至该记忆体而作业的一记忆体仲裁器控制器:该记忆体仲裁器控制器接收至少两个记忆体存取需求;指派该等需求的记忆体存取优先;分析该等记忆体需求中一选定的需求,以便决定于一特殊记忆体存取周期中,该等记忆体需求中一选定的需求是否使用完全记忆体频宽;产生一记忆体存取向量,如果要求完全记忆体频宽,则将完全记忆体频宽指派予该选定的需求,而且如果未使用完全记忆体频宽,则与另一需求分享记忆体频宽。25.一种存取记忆体之方法,包含以下步骤:a)于一记忆体仲裁器中接收来自一第一需求者的读取需求,该换取需求包括用以识别资料读出之记忆体部分的资讯;b)决定资料是否使用所有的可用记忆体频宽加以转回;以及c)如果第一需求者并未使用完全记忆体频宽,则以一第二需求者的资料补充转回之第一需求者的资料。26.一种存取记忆体的方法,包含以下步骤:a)于一仲裁器中接收来自一第一需求者要求存取记忆体的一需求;b)决定该需求最后使用记忆体频宽的哪一部分;c)如果于步骤b)中的决定指示使用完全记忆体频宽,则将总记忆体频宽的使用指派予第一需求者;d)如果于步骤b)中的决定指示第一需求者的频宽使用小于完全记忆体频宽,则以一第二需求者所要求的频宽使用补充第一需求者的频宽使用。27.如申请专利范围第26项之方法,其中该第一需求者包括一传输控制器。28.如申请专利范围第27项之方法,其中该需求包括一读取需求。29.如申请专利范围第28项之方法,其中该第二需求者包括EPC(嵌式处理器复合)。30.如申请专利范围第26项之方法,其中该第一需求者包括接收器控制器。31.如申请专利范围第30项之方法,其中该需求包括一写入需求。图式简单说明:图1A显示使用本发明的一网路处理器的一方块图。图1B显示根据本发明其主旨之网路处理器需求者与记忆体系统的一方块图。图2显示根据本发明其主旨之记忆体仲裁器的一方块图。图3显示举例说明一读取需求的一功能方块图,其中传输器控制器使用完全频宽。图4显示举例说明一读取需求的一功能方块图,其中存取来自相同片的不同缓冲器,并且指派至不同目标埠(TP)的FIFO缓冲器。该图式同时可举例说明资料以相反方向流动的一写入需求。图5显示举例说明一读取需求的一功能方块图,其中存取来自不同片的不同缓冲器,并且将一四字配置予EPC控制器。图6显示记忆体仲裁器的一替代具体实施例。图7显示一写入或读取作业中而使用之演算法的一流程图。 |
