半导体装置及其制造方法

摘要

本发明之主要目的是防止电阻带区域之CMP过研磨和后步骤之加工处理之余裕劣化，和利用活性区域形成电阻带。本发明有关于使用有源极汲极杂质扩散层作为电阻带之半导体装置。在半导体基板(13)之上，至少使其表面之一部份成为活性区域，用来形成欲成为电阻带之电阻带区域(1)。在电阻带区域(1)内，设置电阻带(27)。在半导体基板(13)之上，以包围电阻带(27)之周围之方式，配置字线(26)。在电阻带区域(1)，每10μm□之活性区域之占有率为40%以上。

主权项

1.一种半导体装置,使用有源极汲极杂质扩散层作为电阻带,其特征是具备有:半导体基板13;电阻带区域1,形成在上述之半导体基板13,至少使其表面之一部份成为活性区域,用来形成上述之电阻带;电阻带27,被设在上述之电阻带区域内;和字线26,位于上述之半导体基板13之上,而且被配置成为包围在上述电阻带1之周围;在上述之电阻带区域1,每10m之上述活性区域之占有率为40%以上。2.如申请专利范围第1项之半导体装置,其中上述之电阻带区域1在该半导体装置之平面图包含有可以包围上述之电阻带27和上述之字线26之最小之矩形形状区域。3.如申请专利范围第1项之半导体装置,其中上述之活性区域25之占有率为100%。4.如申请专利范围第3项之半导体装置,其中上述之字线26不只被配置在上述电阻带27之周围,而且扩大到上述电阻带区域1之全面。5.一种半导体装置,使用有源极汲极杂质扩散层作为电阻带,其特征是具备有:半导体基板13;电阻带区域1,形成在上述之半导体基板13,至少使其表面之一部份成为活性区域25,用来形成上述之电阻带27;电阻带27,被设在上述之电阻带区域1内,而且其周围被分离区域包围;和虚拟活性区域28,被配置在上述之分离区域31内。6.如申请专利范围第5项之半导体装置,其中更具备有被配置在上述之分离区域31内之虚拟字线29。7.一种半导体装置,使用有源极汲极杂质扩散层作为电阻带,其特征是具备有:半导体基板13;电阻带区域1,形成在上述之半导体基板13,至少使其表面之一部份成为活性区域25,用来形成上述之电阻带27;电阻带27,被设在上述之电阻带区域1内,而且其周围被分离区域31包围;和虚拟字线29,被配置在上述之分离区域31内。8.一种半导体装置之制造方法,其中之半导体装置使用有源极汲极杂质扩散层作为电阻带,该制造方法之特征是所具备之步骤包含有:在半导体基板13之上,顺序的形成第1氧化膜14和氮化膜15;在欲形成于上述电阻带区域1内之活性区域25上,使上述之氧化膜14和上述之氮化膜15之图型残留,在分离氧化膜31之区域,对上述之氧化膜14和上述之氮化膜15进行图型制作,用来使上述之半导体基板13之表面露出;对露出之上述分离氧化膜31之区域之上述半导体基板13之表面进行蚀刻,用来形成沟道;使上述之沟道之侧壁进行氧化;以埋入上述之沟道之方式,在上述之半导体基板13之上,形成第2氧化膜16;对上述之第2氧化膜16进行机械化学式研磨直至上述之氮化膜15之表面露出,用来在上述之沟道内形成分离氧化膜16;除去上述之第1氧化膜14和氮化膜15;以包围欲形成上述电阻带27之部份之方式,在上述电阻带区域1内,形成字线26;和在形成于上述电阻带区域1内之活性区域25上,对欲形成上述电阻带27之部份植入杂质,用来形成由上述之源极汲极杂质扩散层构成之上述电阻带27;在上述之电阻带区域1,对上述之第1氧化膜14和上述之氮化膜15进行图型制作,用来使每10m之活性区域之占有率成为40%以上。9.如申请专利范围第8项之半导体装置之制造方法,其中使上述之字线26不只形成在上述电阻带27之周围,而且扩大到上述电阻带区域1之全面。10.一种半导体装置之制造方法,其中之半导体装置使用有源极汲极杂质扩散层作为电阻带27,该制造方法之特征是所具备之步骤包含有:在半导体基板13之上,顺序的形成第1氧化膜14和氮化膜15;在欲形成于上述电阻带区域1内之活性区域25和虚拟活性区域28之上,使上述之氧化膜14和上述之氮化膜15之图型残留,在分离氧化膜区域31,对上述之氧化膜14和上述之氮化膜15进行图型制作,用来使上述之半导体基板13之表面露出;对露出之上述分离氧化膜区域31之上述半导体基板13之表面进行蚀刻,用来形成沟道;使上述之沟道之侧壁进行氧化;以埋入上述之沟道之方式,在上述之半导体基板13之上,形成第2氧化膜16;对上述之第2氧化膜16进行机械式化学式研磨直至上述之氮化膜15之表面露出,用来在上述之沟道内形成分离氧化膜16;除去上述之第1氧化膜14和氮化膜15:以包围欲形成上述电阻带27之部份之方式,在上述电阻带区域1内,形成字线26;和在形成于上述电阻带区域1内之活性区域25上,对欲形成上述电阻带27之部份植入杂质,用来形成由上述之源极汲极杂质扩散层构成之上述电阻带27;在上述之电阻带区域1,对上述之第1氧化膜14和上述之氮化膜15进行图型制作,用来使每10m之活性区域25之占有率成为40%以上。图式简单说明:图1是实施例1之半导体装置之制造方法之步骤之第1步骤之半导体装置之平面图。图2是实施例1之半导体装置之制造方法之步骤之第2步骤之半导体装置之平面图。图3是实施例1之半导体装置之制造方法之步骤之第3步骤之半导体装置之平面图。图4是实施例1之半导体装置之制造方法之步骤之第1步骤之半导体装置之剖面图。图5是实施例1之半导体装置之制造方法之步骤之第2步骤之半导体装置之剖面图。图6是实施例1之半导体装置之制造方法之步骤之第3步骤之半导体装置之剖面图。图7是实施例1之半导体装置之制造方法之步骤之第4步骤之半导体装置之剖面图。图8是实施例1之半导体装置之制造方法之步骤之第5步骤之半导体装置之剖面图。图9是实施例1之半导体装置之制造方法之步骤之第6步骤之半导体装置之剖面图。图10是实施例1之半导体装置之制造方法之步骤之第7步骤之半导体装置之剖面图。图11是实施例1之半导体装置之制造方法之步骤之第8步骤之半导体装置之剖面图。图12是实施例2之半导体装置之平面图。图13是实施例3之半导体装置之平面图。图14是实施例4之半导体装置之平面图。图15是习知之半导体装置之制造方法之步骤之第1步骤之半导体装置之平面图。图16是习知之半导体装置之制造方法之步骤之第2步骤之半导体装置之平面图。图17是习知之半导体装置之制造方法之步骤之第3步骤之半导体装置之平面图。图18是习知之半导体装置之制造方法之步骤之第1步骤之半导体装置之断面图。图19是习知之半导体装置之制造方法之步骤之第2步骤之半导体装置之剖面图。图20是习知之半导体装置之制造方法之步骤之第3步骤之半导体装置之剖面图。图21是习知之半导体装置之制造方法之步骤之第4步骤之半导体装置之剖面图。图22是习知之半导体装置之制造方法之步骤之第5步骤之半导体装置之剖面图。图23是习知之半导体装置之制造方法之步骤之第6步骤之半导体装置之剖面图。图24是习知之半导体装置之制造方法之步骤之第7步骤之半导体装置之剖面图。图25是习知之半导体装置之制造方法之步骤之第8步骤之半导体装置之剖面图。