| 主权项 |
1.一种放大电路,系具有第1PMOS电晶体、连接汲极于第1PMOS电晶体之汲极之第1NMOS电晶体、连接前述第1PMOS电晶体之闸极和前述第1NMOS电晶体之闸极之信号输入部以及连接于前述第1PMOS电晶体之闸极和前述第1NMOS电晶体之闸极之连接部位之信号输出部所构成之放大电路,其特征为:该放大电路具有为了削减DC偏移提升前述第1NMOS电晶体之源极电压之第1电压移动手段和为了削减DC偏移提升前述第1PMOS电晶体之源极电压之第2电压移动手段之两方或任何一方。2.如申请专利范围第1项所述之放大电路,其中,第1电压移动手段系具有装置在第1NMOS电晶体之源极和接地部之间之第2NMOS电晶体和为了检出DC偏移对该第2NMOS电晶体之闸极削减DC偏移施加被调整电压之第1DC偏移检出手段所构成。3.如申请专利范围第1项所述之放大电路,其中,第2电压移动手段系具有装置在第1PMOS电晶体之源极和电压源之间之第2PMOS电晶体和为了检出DC偏移对该第2PMOS电晶体之闸极削减DC偏移施加被调整电压之第2DC偏移检出手段所构成。4.如申请专利范围第2项所述之放大电路,其中,第1DC偏移检出手段具有与第1PMOS电晶体同一形成之第3PMOS电晶体、与连接汲极于该第3PMOS电晶体之汲极之第1NMOS电晶体同一形成之第3NMOS电晶体、供给直流偏压电压于前述第3PMOS电晶体之闸极和前述第3NMOS电晶体之闸极之偏压用电压源、与连接闸极于前述第3NMOS电晶体之源极之第2NMOS电晶体同一形成之第4NMOS电晶体、非反转输入部连接于前述第3PMOS电晶体之汲极和前述第3NMOS电晶体之汲极之连接部位,反转输入都连接于前述第3PMOS电晶体之闸极和前述第3NMOS电晶体之闸极之连接部位,输出部连接于前述第2NMOS电晶体之闸极和前述第4NMOS电晶体之闸极之第1演算放大部所构成。5.如申请专利范围第3项所述之放大电路,其中,第2DC偏移检出手段具有与第1PMOS电晶体同一形成之第3PMOS电晶体、与连接汲极于该第3PMOS电晶体之汲极之第1NMOS电晶体同一形成之第3NMOS电晶体、供给直流偏压电压于前述第3PMOS电晶体之闸极和前述第3NMOS电晶体之闸极之偏压用电压源、与连接闸极于前述第3PMOS电晶体之源极之第2PMOS电晶体同一形成之第4PMOS电晶体、非反转输入部连接于前述第3PMOS电晶体之汲极和前述第3NMOS电晶体之汲极之连接部位,反转输入部连接于前述第3PMOS电晶体之闸极和前述第3NMOS电晶体之闸极之连接部位,输出部连接于前述第2PMOS电晶体之闸极和前述第4PMOS电晶体之闸极之第2演算放大部所构成。6.如申请专利范围第4项所述之放大电路,其中,第1演算放大器具有为了构成差动对互相连接汲极而连接非反转输入部于闸极之第5NMOS电晶体和连接反转输入部于闸极之第6NMOS电晶体、为了构成电流反射互相连接闸极之第5PMOS电晶体和第6PMOS电晶体、连接闸极于前述第5NMOS电晶体之源极之第7NMOS电晶体、连接闸极于前述第6NMOS电晶体之第8NMOS电晶体、连接闸极于前述第5PMOS电晶体之闸极之第9NMOS电晶体以及连接闸极于前述第6PMOS电晶体之闸极之第10NMOS电晶体所构成;前述第7NMOS电晶体之闸极和前述第10NMOS电晶体之闸极和前述第6NMOS电晶体之源极连接,前述第8NMOS电晶体之闸极和前述第9NMOS电晶体之闸极和前述第5NMOS电晶体之源极连接,前述第5PMOS电晶体之汲极和前述第9NMOS电晶体之汲极之连接部位或前述第6PMOS电晶体之汲极和前述第10NMOS电晶体之汲极之连接部位之任何之一连接于输出部。7.如申请专利范围第5项所述之放大电路,其中,第2演算放大器具有为了构成差动对互相连接汲极而连接非反转输入部于闸极之第5PMOS电晶体和连接反转输入部于闸极之第6PMOS电晶体、为了构成电流反射互相连接闸极之第5NMOS电晶体和第6NMOS电晶体、连接闸极于前述第5PMOS电晶体之源极之第7PMOS电晶体、连接闸极于前述第6PMOS电晶体之第8PMOS电晶体、连接闸极于前述第5NMOS电晶体之闸极之第9PMOS电晶体以及连接闸极于前述第6NMOS电晶体之闸极之第10PMOS电晶体所构成;前述第7PMOS电晶体之闸极和前述第10PMOS电晶体之闸极和前述第6PMOS电晶体之源极连接,前述第8PMOS电晶体体之闸极和前述第9NMOS电晶体之闸极和前述第5NMOS电晶体之源极连接,前述第5NMOS电晶体之汲极和前述第9PMOS电晶体之汲极之连接部位或前述第6NMOS电晶体之汲极和前述第10PMOS电晶体之汲极之连接部位之任何之一连接于输出部。8.一种放大电路,系具有第1PMOS电晶体、连接汲极于该第1PMOS电晶体之汲极之第1NMOS电晶体、连接于前述第1PMOS电晶体之闸极和前述第1NMOS电晶体之闸极之信号输入部、连接于前述第1PMOS电晶体之汲极和前述第1NMOS电晶体之汲极之连接部位之信号输出部所构成,其特征为:该放大电路系具备:可变地控制前述第1PMOS电晶体之源极电位之电压控制手段;以及为了除去DC偏移提升前述第1NMOS电晶体之源极电位之电压移动手段。9.如申请专利范围第8项所述之放大电路,其中,电压控制手段具有装置在第1PMOS电晶体之源极和电压源之间之第2PMOS电晶体和连接于该第2PMOS电晶体之闸极之可变电压源所构成。10.如申请专利范围第8项所述之放大电路,其中,电压移动手段具有装置在第1NMOS电晶体之源极和接地部之间之第2NMOS电晶体和为了检出DC偏移对该第2NMOS电晶体之闸极除去DC偏移施加被调整电压之DC偏移检出手段所构成。11.如申请专利范围第10项所述之放大电路,其中,电压控制手段具有装置在第1PMOS电晶体之源极和电压源之间之第2PMOS电晶体和连接该第2PMOS电晶体之闸极之可变电压源所构成;DC偏移检出手段具有与前述第1PMOS电晶体同一形成之第3PMOS电晶体、连接闸极于该第3PMOS电晶体之汲极与第1NMOS电晶体同一形成之第3NMOS电晶体、供给直流偏压电压于前述第3PMOS电晶体之闸极和前述3NMOS电晶体之闸极之偏压用电压源、与装置在前述第3PMOS电晶体之源极和电压源之间且闸极连接于前述可变电压源之前数第2PMOS电晶体同一形成之第4PMOS电晶体、装置在前述第3NMOS电晶体之源极和接地部之间与第2NMOS电晶体同一形成之第4NMOS电晶体以及非反转输入部连接于前述第3PMOS电晶体之汲极和前述第3NMOS电晶体之汲极之连接部位,反转输入部连接于前述第3PMOS电晶体之闸极和前述第3NMOS电晶体之闸极之连接部位,输出部连接于前述第2NMOS电晶体之闸极和前述第4NMOS电晶体之闸极之演算放大部所构成。12.如申请专利范围第8项所述之放大电路,其中,该放大电路系具备短路装置在信号输出部和电压源之间之汲极和闸极之第1负荷用MOS电晶体以及具备短路装置在前述信号输出部和电压源之间之汲极和闸极之第2负荷用MOS电晶体。13.一种放大电路,系具有第1PMOS电晶体、连接汲极于该第1PMOS电晶体之汲极之第1NMOS电晶体、连接于前述第1PMOS电晶体之闸极和前述第1NMOS电晶体之闸极之信号输入部以及连接于前述第1PMOS电晶体之汲极和前述第1NMOS电晶体之汲极之连接部位之信号输出部所构成,其特征为:该放大电路系具备:可变地控制涮第1NMOS电晶体之源极电位之电压控制手段;以及为了除去DC偏移降低前述第1PMOS电晶体之源极电位之电压移动手段。14.如申请专利范围第13项所述之放大电路,其中,电压控制手段具有装置在抵1NMOS电晶体之源极和接地部之间之第2NMOS电晶体以及连接于该第2NMOS电晶体之闸极之可变电压源所构成。15.如申请专利范围第13项所述之放大电路,其中,电压移动手段具有装置在第1PMOS电晶体之源极和电压源之间之第2PMOS电晶体以及为了检出DC偏移对该第2PMOS电晶体之闸极除去DC偏移施加被调整之电压之DC偏移检出手段所构成。16.如申请专利范围第15项所述之放大电路,其中,电压控制手段具有装置在第1NMOS电晶体之源极和电压源之间之第2NMOS电晶体和连接该第2NMOS电晶体之闸极之可变电压源所构成;DC偏移检出手段具有与前述第1PMOS电晶体同一形成之第3PMOS电晶体、连接闸极于该第3PMOS电晶体之汲极与第1NMOS电晶体同一形成之第3NMOS电晶体、供给直流偏压电压于前述第3PMOS电晶体之闸极和前述3NMOS电晶体之闸极之偏压用电压源、与装置在前述第3NMOS电晶体之源极和电压源之间且闸极连接于前述可变电压源之前数第2NMOS电晶体同一形成之第4NMOS电晶体、装置在前述第3PMOS电晶体之源极和接地部之间与第2PMOS电晶体同一形成之第4PMOS电晶体以及非反转输入部连接于前述第3PMOS电晶体之汲极和前述第3NMOS电晶体之汲极之连接部位,反转输入部连接于前述第3PMOS电晶体之闸极和前述第3NMOS电晶体之闸极之连接部位,输出部连接于前述第2PMOS电晶体之闸极和前述第4PMOS电晶体之闸极之演算放大部所构成。17.如申请专利范围第13项所述之放大电路,其中,该放大电路系具备短路装置在信号输出部和电压源之间之汲极和闸极之第1负荷用MOS电晶体以及具备短路装置在前述信号输出部和电压源之间之汲极和闸极之第2负荷用MOS电晶体。图式简单说明:第1图系显示依据本发明之DC偏移检出电路之动作原理之目的之电路图;第2图系显示包含于根据本发明之实施形态1之放大电路之DC偏移检出电路之电路图;第3图系显示根据本发明之实施形态1之放大电路之构造之电路图;第4图系显示在根据本发明之实施形态1之放大电路所使用之演算放大器之构造之一例之电路图;第5图系显示在根据本发明之实施形态1之放大电路所使用之演算放大器之构造之其它例之电路图;第6图系显示根据本发明之实施形态2之放大电路之构造之电路图;第7图系显示在根据本发明之实施形态2之放大电路所使用之演算放大器之构造之一例之电路图;第8图系显示在根据本发明之实施形态2之放大电路所使用之演算放大器之构造之其它例之电路图;第9图系显示根据本发明之实施形态3之放大电路之构造之电路图;第10图系显示根据本发明之实施形态4之放大电路之构造之电路图;第11图系显示根据本发明之实施形态5之放大电路之构造之电路图;第12图系显示根据本发明之实施形态6之放大电路之构造之电路图;以及第13A至13B图系显示做为类比信号处理电路之CMOS反相换流器电路之构造之一例之图。 |
