| 主权项 |
1.一种半导体装置,包括:一半导体层,系形成于一半导体基板上之一埋入绝缘膜上;复数元件分离绝缘膜,系形成于该半导体层内,该些元件分离绝缘膜系分离该半导体层;一闸极绝缘膜,系形成于该半导体层;一闸极电极,系形成于该闸极绝缘膜上;一源极/汲极区域之一扩散层,系形成于该闸极电极之两侧位置的该半导体层内;以及一吸附层,系形成在该扩散层内之该些元件分离绝缘膜的近傍。2.如申请专利范围第1项所述之半导体装置,该吸附层系位置于从一埋入绝缘膜之上部至该半导体层之表面近傍。3.如申请专利范围第1项所述之半导体装置,该吸附层,系使一污染杂质加以吸附之一缺陷层。4.如申请专利范围第3项所述之半导体装置,该吸附层内之该污染杂质的浓度,系设定成为比该闸极电极近傍之该半导体层的该污染杂质之浓度较高。5.如申请专利范围第1项所述之半导体装置,该吸附层,系形成在该源极/汲极区域内,从该闸极电极向一通道长方向离开的一位置。6.如申请专利范围第1项所述之半导体装置,该埋入绝缘膜,系一热氧化膜,该些元件分离绝缘膜,系一CVD膜。7.如申请专利范围第5项所述之半导体装置,该源极/汲极区域,系接触于该埋入绝缘膜。8.一种半导体装置,包括:一SOI基板包含:一埋入绝缘膜,系埋入于一半导体基板内;一半导体层,系形成于该埋入绝缘膜上;复数元件分离绝缘膜,系形成于该半导体层内,该些元件分离绝缘膜系分离该半导体层;一MOS电晶体,系形成于由该些元件分离绝缘膜所分离的该半导体层上;该MOS电晶体包含:一闸极绝缘膜,系形成于由该些元件分离绝缘膜所分离的该半导体层上;一闸极电极,系形成于该闸极绝缘膜上;一源极/汲极区域一扩散层,系形成于该闸极电极的两侧位置之该半导体层内;一吸附层,系形成于该些元件分离绝缘膜之近傍的该扩散层内。9.如申请专利范围第8项所述之半导体装置,该吸附层,系位置于从该埋入绝缘膜之上部至该半导体层之表面近傍。10.如申请专利范围第8项所述之半导体装置,该吸附层,系对污染杂质加以吸附之一缺陷层。11.如申请专利范围第10项所述之半导体装置,该吸附层内之该染杂质的浓度,系设定成为比该闸极电极近傍之该半导体层的该污染杂质之浓度较高。12.如申请专利范围第8项所述之半导体装置,该吸附层,系形成在该源极/汲极区域内,从闸极电极向通道长方向离开的一位置。13.如申请专利范围第8项所述之半导体装置,该埋入绝缘膜,系一热氧化膜,该些元件分离绝缘膜,系一CVD膜。14.如申请专利范围第12项所述之半导体装置,该源极/汲极区域,系接触于该埋入绝缘膜。15.一种半导体装置的制造方法,包括:在一半导体基板上之一埋入绝缘膜上所形成的一半导体层内由一绝缘膜形成一元件分离区域;使该元件分离区域回火(anneal);在由该元件分离区域所分离的该半导体层内之该元件分离区域近傍,注入一离子以形成一第一吸附层;在从该半导体层上之该第一吸附层离开的一位置,形成由一闸极绝缘膜所绝缘之一闸极电极;在该闸极电极之两侧位置的该半导体层内,注入一杂质以形成成为一源极/汲极区域的一扩散层;使该扩散层回火同时,在该第一吸附层陷阱捕捉一污染杂质。16.如申请专利范围第15项所述之半导体装置的制造方法,使该元件分离区域形成后,在该半导体层内之该元件分离区域近傍,注入一离子以形成一第二吸附层。17.如申请专利范围第16项所述之半导体装置的制造方法,使该元件分离区域回火时,由该第二吸附层陷阱捕捉一污染杂质。18.如申请专利范围第16项所述之半导体装置的制造方法,该第一、第二吸附层,系注入Si离子所形成的一缺陷层。19.如申请专利范围第16项所述之半导体装置的制造方法,该第一、第二吸附层,系注入锗(Ge)离子所形成的一缺陷层。图式简单说明:第1图系关于本发明的一实施例之半导体装置的断面图。第2图系表示第1图所示半导体装置之制造制程的断面图。第3图系表示连续第2图之制造制程的断面图。第4图系表示连续第3图之制造制程的断面图。第5图系表示第4图所示光阻图案之一部分的平面图。第6图系表示连续第4图之制造制程的断面图。第7图系表示连续第6图之制造制程的断面图。第8图系表示连续第7图之制造制程的断面图。第9图系表示连续第8图之制造制程的断面图。第10图系表示连续第9图之制造制程的断面图。第11图系表示说明吸附层的形成位置之主要部分的断面图。第12图系表示一般的SOI-MOS型半导体装置的断面图。 |
