发明名称 Vorrichtung und Verfahren zum Berechnen eines ganzzahligen Quotienten
摘要 Eine Vorrichtung zum Berechnen eines ganzzahligen Quotienten eines Terms (T) bezüglich eines Moduls (N), wobei der Term ein Produkt aus einem binären Multiplikator (M) und einem Multiplikanden (C) aufweist, umfaßt eine Verarbeitungseinrichtung (10) zum Verarbeiten der Bits des Multiplikators in mehreren Verarbeitungsschritten. Die Verarbeitungseinrichtung ist ausgebildet, um in einem Verarbeitungsschritt ein bezüglich des Moduls reduziertes Zwischenergebnis (Z) zu berechnen, das von einem oder mehreren Bits des binären Multiplikators abhängt, die in dem Verarbeitungsschritt betrachtet werden. Die Vorrichtung umfaßt ferner eine Protokollierungseinrichtung zum Protokollieren von Reduktionsinformationen in den jeweiligen Verarbeitungsschritten und von Ordnungsinformationen über durch eine oder mehrere durch den jeweiligen Verarbeitungsschritt betroffene Stellen des ganzzahligen Quotienten sowie eine Auswertungseinrichtung (14) zum Auswerten der Ordnungsinformationen und der Reduktionsinformationen aus den Verarbeitungsschritten, um den ganzzahligen Quotienten (Q) zu erhalten. Durch Mit-Protokollieren der Reduktionsinformationen und der Ordnungsinformationen in den Verarbeitungsschritten kann ein üblicherweise Hardware-mäßig implementierter Befehl zur Durchführung einer modularen Multiplikation dahingehend ergänzt werden, um auch das Ergebnis der DIV-Operation, also den ganzzahligen Quotienten, auszugeben. Dies ist vorteilhafterweise ohne Eingriffe in ein festverdrahtetes ...
申请公布号 DE10219164(A1) 申请公布日期 2003.11.20
申请号 DE20021019164 申请日期 2002.04.29
申请人 INFINEON TECHNOLOGIES AG 发明人 FISCHER, WIELAND;SEIFERT, JEAN-PIERRE
分类号 G06F7/72;(IPC1-7):G06F17/10;G06F7/52 主分类号 G06F7/72
代理机构 代理人
主权项
地址