| 摘要 |
<p>L'invention concerne un procédé pour effectuer une phase de multiplication modulaire de deux opérandes (A, B) en multiprécision, la phase de multiplication étant composée d'au moins deux sous-phases, l'une de multiplication partielle, l'autre de réduction partielle, procédé caractérisé par le fait que les deux sous-phases sont entrelacées et font appel à un même circuit multiplieur (150). Le cryptoprocesseur comprend une fonction de multiplication (120), un module mémoire (140), un module de multiplication (150) avec des registres (A, Q, R0, R1, RU0, RU1, Rt0, Rt1, Rk0, Rk1) et un circuit multiplieur, caractérisé par le fait qu'il comprend aussi des multiplexeurs (MUX0, MUX1, MUX2) reliant les registres au circuit multiplieur.</p> |
