发明名称 Integrationsschema für die Füllung von Spalten zwischen Metallleitungen mit HDP und CMP mit fixiertem Schleifmittel
摘要 Ein Verfahren zum Planarisieren eines Halbleiterwafers umfasst das Polieren oberhalb von Metallverbindungsleitungen (10) zum gleichförmigen Polieren der Topografie des Wafers bis zu einem vorbestimmten Endpunkt auf dem Wafer, der ausreichend nahe über den Metallverbindungsleitungen (10), aber weit genug entfernt von den Leitungen liegt, um eine Beschädigung der Leitungen zu verhindern, umfassend: DOLLAR A a) Füllen von Spalten zwischen Metallverbindungsleitungen (10) mit einem intermetallischen Dielektrikum (12) auf einem Wafer, indem eine Füllung mit einem hochdichten Plasmaabscheideverfahren auf der Oberseite der Metallverbindungsleitungen (10), zwischen den Metallverbindungsleitungen (10) und auf der Oberfläche eines Substrats oder einer dielektrischen Schicht (11) zwischen den Metallverbindungsleitungen (10) abgeschieden wird, um eine Überfüllung zu bilden, so dass die Ebene des unteren Teils der Dächer der Überfüllung oberhalb der Metallleitungen der Endpunkt für die Anwendung von einem Polieren mit fixiertem Schleifmittel zur Entfernung der Topografie ist; DOLLAR A b) In-Kontakt-Bringen der Oberfläche der HDP-Überfüllung des bearbeiteten Halbleiterwafers von Schritt a) mit einer Polierscheibe mit fixiertem Schleifmittel und DOLLAR A c) relatives Bewegen des Wafers und der Polierscheibe mit fixiertem Schleifmittel, um eine Polierrate zu erreichen, die ausreicht, um einen vorbestimmten Endpunkt und eine gleichmäßig ebene Oberfläche auf dem Wafer zu erreichen, die ausreichend nahe über ...
申请公布号 DE10314511(A1) 申请公布日期 2003.11.13
申请号 DE20031014511 申请日期 2003.03.31
申请人 INFINEON TECHNOLOGIES AG 发明人 GOEBEL, THOMAS;ROBL, WERNER;WRSCHKA, PETER
分类号 H01L21/3105;H01L21/768;(IPC1-7):H01L21/768;H01L21/302 主分类号 H01L21/3105
代理机构 代理人
主权项
地址
您可能感兴趣的专利