| 主权项 |
1.一种在非第III-V族基板上沉积第III-V族半导体薄膜之方法,该基板尤其是蓝宝石、矽、氧化矽基板或其他含矽基板,其使一反应器反应室中的气态材料沉积在一第III-V族晶芽层上而构成一第III-V族层,尤其是一缓冲层,其特征为,在第III-V族晶芽层或基板上直接沉积一层不完全或几乎不完全覆盖且基本上由非晶系材料构成的覆盖层。2.如申请专利范围第1项之方法,其中覆盖层是一似单层。3.如申请专利范围第1项之方法,其中覆盖层由不同于晶芽层或缓冲层之半导体材料构成。4.如申请专利范围第1项之方法,其中覆盖层是SixNy或SiOx。5.如申请专利范围第1项之方法,其中覆盖层是一金属。6.如申请专利范围第1项之方法,其中调整成长参数使得层成长首先只为横向,直至层密封为止。7.如申请专利范围第1项之方法,其中晶芽层厚度小于100nm。8.如申请专利范围第1项之方法,其中在缓冲层之内沉积多层覆盖层。9.如申请专利范围第1项之方法,其中该部分缓冲层及覆盖层被循环沉积。10.如申请专利范围第1项之方法,其中覆盖层具一阻止第III-V族层沉积之表面。11.如申请专利范围第1项之方法,其中晶芽层及/或缓冲层含铝,覆盖层藉输入氧而产生。12.如申请专利范围第1项之方法,其中沉积使用MOCVD法、CVD法或其临场部分。13.如申请专利范围第1项之方法,其中沉积使用VPE或MBE法。14.如申请专利范围第1项之方法,其中缓冲层上沉积元件薄膜。15.如申请专利范围第14项之方法,其中由元件薄膜制程元件。图式简单说明:图1为于矽基板上形成一晶芽层后,再沈积一不完全之覆盖层之剖面图。图2为于晶芽层上沈积一横向成长之缓冲层之剖面图。图3为形成一完整之第III-V族缓冲层之剖面图。 |
