| 主权项 |
1.一种自动重置信号产生装置,其系配合一电脑系统中一中央处理单元之运作,其包含:一侦测装置,电连接于该中央处理单元,其系因应该中央处理单元停止动作达一预定时间后发出一触发信号;以及一信号产生装置,电连接于该侦测装置,其系因应该触发信号之触发而产生一重置信号并输出至该中央处理单元,进而使该中央处理单元进行一重置动作。2.如申请专利范围第1项所述之自动重置信号产生装置,其中该侦测装置包含:一计数器,电连接于该中央处理单元,其系因应一时脉信号之触发而产生一计数値,并因应该中央处理单元所发出一位址资料选通脉冲信号而将该计数値回复至一初始値:以及一触发信号产生器,电连接该计数器,其系因应该计数値等于一预设値时发出该触发信号。3.如申请专利范围第2项所述之自动重置信号产生装置,其中该计数器系为一连波计数器,其系因应该时脉信号之触发而向上计数来产生该计数値,并因应该中央处理单元所发出该位址资料选通脉冲信号而将该计数値归零。4.如申请专利范围第3项所述之自动重置信号产生装置,其中该触发信号产生器系由一及闸所完成,电连接该连波计数器,其系因应该计数値之各位元皆等于逻辑"1"时发出该触发信号。5.如申请专利范围第2项所述之自动重置信号产生装置,其中该时脉信号系由一时脉信号产生器所产生,该时脉信号产生器包含:一第一除频电路,其系接收一系统时脉信号并予以除频后输出一第一频率时脉信号;一第二除频电路,其系接收该系统时脉信号并予以除频后输出一第二频率时脉信号;以及一多工器,电连接于该第一除频电路与该第二除频电路,其系因应一选择信号而选择将该第一频率时脉信号与该第二频率时脉信号中之一信号做为该时脉信号予以输出。6.如申请专利范围第5项所述之自动重置信号产生装置,其中更包含一时脉信号频率状态暂存器,电连接于该多工器,其系因应所储存之数位资料准位状态而改变所输出之该选择信号。7.如申请专利范围第1项所述之自动重置信号产生装置,其中该信号产生装置系为一取样与保持电路,电连接于该侦测装置,其系将该触发信号之波形整形为该重置信号后输出至该中央处理单元,进而使该中央处理单元进行该重置动作。8.如申请专利范围第1项所述之自动量置信号产生装置,其中更包含:一累积器,电连接于该信号产生装置,其系因应该重置信号之触发而产生一累积値;以及一读出暂存器,电连接至该累积器,其系储存该累积値并提供其它装置读取。9.如申请专利范围第1项所述之自动重置信号产生装置,其中更包含:一致能/禁能多工器,电连接于该信号产生装置与一原始重置信号,其系因应一致能/禁能选择信号之变化而选择将该重置信号与该原始重置信号中之一信号输出;以及一致能/禁能状态暂存器,其系因应所储存之数位资料准位状态而改变所输出之该致能/禁能选择信号。10.如申请专利范围第1项所述之自动重置信号产生装置,其中更包含一电源状态电路,电连接于该信号产生装置,其系发出一电源良好信号至该信号产生装置,进而提供该信号产生装置来判断是否输出该重置信号。11.如申请专利范围第1项所述之自动重置信号产生装置,其系整合于一晶片组中。12.一种自动重置信号产生装置,其系配合一数位资料处理系统中一微处理器之运作,其包含:一侦测装置,电连接于该微处理器,其系因应该微处理器停止动作达一预定时间后发出一触发信号;以及一信号产生装置,电连接于该侦测装置,其系因应该触发信号之触发而产生一重置信号并输出至该微处理器,进而使该微处理器进行一重置动作。13.如申请专利范围第12项所述之自动重置信号产生装置,其中该侦测装置包含:一计数器,电连接于该微处理器,其系因应一时脉信号之触发而产生一计数値,并因应该微处理器所发出一位址资料选通脉冲信号而将该计数値回复至一初始値:以及一触发信号产生器,电连接该计数器,其系因应该计数値等于一预设値时发出该触发信号。14.如申请专利范围第13项所述之自动重置信号产生装置,其中该计数器系为一涟波计数器,其系因应该时脉信号之触发而向上计数来产生该计数値,并因应该微处理器所发出该位址资料选通脉冲信号而将该计数値归零。15.如申请专利范围第14项所述之自动重置信号产生装置,其中该触发信号产生器系由一及闸所完成,电连接该涟波计数器,其系因应该计数値之各位元皆等于逻辑"1"时发出该触发信号。16.如申请专利范围第12项所述之自动重置信号产生装置,其中该时脉信号系由一时脉信号产生器所产生,该时脉信号产生器包含:一第一除频电路,其系接收一系统时脉信号并予以除频后输出一第一频率时脉信号;一第二除频电路,其系接收该系统时脉信号并予以除频后输出一第二频率时脉信号;以及一多工器,电连接于该第一除频电路与该第二除频电路,其系因应一选择信号而选择将该第一频率时脉信号与该第二频率时脉信号中之一信号做为该时脉信号予以输出。17.如申请专利范围第16项所述之自动重置信号产生装置,其中更包含一时脉信号频率状态暂存器,电连接于该多工器,其系因应所储存之数位资料准位状态而改变所输出之该选择信号。18.如申请专利范围第12项所述之自动重置信号产生装置,其中该信号产生装置系为一取样与保持电路,电连接于该侦测装置,其系将该触发信号之波形整形为该重置信号后输出至该微处理器,进而使该微处理器进行该重置动作。19.如申请专利范围第12项所述之自动重置信号产生装置,其中更包含:一累积器,电连接于该信号产生装置,其系因应该重置信号之触发而产生一累积値;以及一读出暂存器,电连接至该累积器,其系储存该累积値并提供其它装置读取。20.如申请专利范围第12项所述之自动重置信号产生装置,其中更包含:一致能/禁能多工器,电连接于该信号产生装置与一原始重置信号,其系因应一致能/禁能选择信号之变化而选择将该重置信号与该原始重置信号中之一信号输出;以及一致能/禁能状态暂存器,其系因应所储存之数位资料准位状态而改变所输出之该致能/禁能选择信号。21.如申请专利范围第12项所述之自动重置信号产生装置,其中更包含一电源状态电路,电连接于该信号产生装置,其系发出一电源良好信号至该信号产生装置,进而提供该信号产生装置来判断是否输出该重置信号。22.如申请专利范围第12项所述之自动重置信号产生装置,其系整合于一系统晶片组中。23.一具重置成功指示功能之晶片组,应用于一中央处理单元与一嵌入式控制器之间,该晶片组包含:复数个功能方块,分别接收一重置信号而进行重置,并于重置完成后分别输出一重置成功信号;一运算记录器,接收该等功能方块所分别输出之该等重置成功信号进行运算与记录,用以提供该嵌入式控制器进行读取而判断该晶片组是否重置成功。24.如申请专利范围第23项所述之具重置成功指示功能之晶片组,其中该运算记录器包含:一及闸,接收该等功能方块所分别输出之该等重置成功信号进行一及闸运算后输出一重置成功指示信号;以及一重置完成暂存器,电连接于该及闸之输出端,其系用以储存该重置成功指示信号并提供该嵌入式控制器进行读取。25.如申请专利范围第23项所述之具重置成功指示功能之晶片组,其中该运算记录器包含一n位元暂存器,电连接于该等功能方块,其系接收该等功能方块所分别输出之该等重置成功信号并予以储存。26.如申请专利范围第25项所述之具重置成功指示功能之晶片组,其中该n位元暂存器系电连接于嵌入式控制器,以使该嵌入式控制器可读取其中所储存之资料。27.一具重置成功指示功能之晶片组,其系与一中央处理单元配合运作,该晶片组包含:复数个功能方块,分别接收一重置信号而进行重置,并于重置完成后分别输出一重置成功信号;一运算记录器,接收该等功能方块所分别输出之该等重置成功信号进行运算与记录,用以提供该中央处理单元进行读取而判断该晶片组是否重置成功。28.如申请专利范围第27项所述之具重置成功指示功能之晶片组,其中该运算记录器包含:一及闸,接收该等功能方块所分别输出之该等重置成功信号进行一及闸运算后输出一重置成功指示信号;以及一重置完成暂存器,电连接于该及闸之输出端,其系用以储存该重置成功指示信号并提供该中央处理单元进行读取。29.如申请专利范围第27项所述之具重置成功指示功能之晶片组,其中该运算记录器包含一n位元暂存器,电连接于该等功能方块,其系接收该等功能方块所分别输出之该等重置成功信号并予以储存。30.如申请专利范围第27项所述之具重置成功指示功能之晶片组,其中该运算记录器中之资料系被读取至一功能性暂存器储存,进而提供该中央处理单元利用一滙流排介面来读取。图式简单说明:第一图:其系一具有中央处理单元、晶片组以及一电源供应器之个人电脑系统之习用方块示意图。第二图:其系本案所发展出之自动重置信号产生装置应用于习用电脑系统中之中央处理单元与晶片组间之功能方块示意图。第三图:其系本案所发展出之自动重置信号产生装置之较佳实施例功能方块示意图。第四图:其系本发明之自动重置信号产生装置整合于电脑系统中之系统晶片组中之另一较佳实施例功能方块示意图。第五图:其系本案晶片组与中央处理单元以及一嵌入式控制器之功能方块连接示意图。第六图:其系本案晶片组与中央处理单元应用于一不具嵌入式控制器之桌上型个人电脑(PC)之功能方块连接示意图。 |
