使用于测试半导体记忆体装置之平行测试板

摘要

本发明有关于一种平行测试板，其系最好包含复数个与一主机板连接之序列插槽，和数个相互平行且与该主机板连接之平行插槽。该主机板为受测装置(devicesunder test，DUTs)提供一实际操作环境。受测装置系安装于各插槽中。由于使用复数个之序列插槽，因一序列插槽(诸如一扩充槽)引起的时脉扭曲将会对其他序列插槽(例如一参考插槽)造成影响，也会对其他平行插槽造成影响。依此方式，可有效地侦测出在一多重记忆组操作中发生的一时脉余裕故障(timing margin failure)。受测装置安装其上的各插槽最好具有一插座结构，其上配置具有接点接脚的一支撑块。每一支接点接脚最好安装有一模组接点段以接触该受测装置之一凸出部，并安装有一机板接点段以接触一中介板之导电线路图样。该支撑块与个别模组接点段及机板接点段之间最好亦插入一弹性构件。依据本发明的各种观点及具体实施例，可改善测试的信赖度，并大幅增加该测试板的耐久性。

主权项

1.一种平行测试板,其系配置以将复数个之半导体受测装置(devices under test,DUTs)连接至一主机板以执行测试程序,该主机板系配置以提供该受测装置一实际操作环境,该平行测试板包括:一中介板,其系具有导电线路图样,并配置以将该受测装置电气地与该主机板互连;一参考插槽,安装于该中介板上,并系配置以接受一或多个之受测装置,其中该参考插槽系电气地连接至该主机板;一扩充插槽,安装于该中介板上,并系配置以接受一或多个之受测装置,其中该扩充插槽系电气地连接至该主机板;以及复数个之平行插槽,平行地与该参考插槽连接,其中该平行插槽系安装于该中介板上,并系配置以接受一或多个之该受测装置。2.如申请专利范围第1项之平行测试板,其中该主机板系配置以藉一外部记忆组操作控制安装于该参考及扩充插槽中的该受测装置。3.如申请专利范围第1项之平行测试板,其中该主机板包含一中央处理单元,并系配置以提供位址信号、控制信号以及资料输入信号至安装于该参考及扩充插槽中的受测装置。4.如申请专利范围第1项之平行测试板,其中该主机板系配置以在对安装于该参考插槽中的该受测装置执行读取及写入操作的同时,控制对安装于该复数个之平行插槽中的该受测装置的读取及写入操作。5.如申请专利范围第4项之平行测试板,其中该受测装置为记忆体模组,且其中该主机板包括:一第一锁相回路时脉驱动器,配置以提供一时脉信号至安装于该参考及扩充插槽中的该记忆体模组;以及一第二锁相回路时脉驱动器,配置以接收来自该第一锁相回路时脉驱动器的一输出信号,并提供一时脉信号至安装于该复数个之平行插槽中的该记忆体模组。6.如申请专利范围第4项之平行测试板,其中该受测装置为记忆体模组,且其中该主机板包括一缓冲器,该缓冲器系配置以提供位址信号及控制信号至安装于该复数个之平行插槽中的该记忆体模组。7.如申请专利范围第4项之平行测试板,其中该受测装置为记忆体模组,且其中该主机板包括:一第二缓冲器,配置以提供资料至安装于该复数个之平行插槽中的该记忆体模组;以及一比较器,配置以将来自该记忆体模组装置的输出资料与参考资料作比较,并判定该输出资料是否与该参考资料相同。8.如申请专利范围第1项之平行测试板,其中该主机板包括一正面及一背面,该背面系配置于该正面之对面,其中该正面有电子元件安装其上,其中该电子元件包括一中央处理单元,且其中该平行测试板系安装于该主机板之该背面。9.一种平行测试板,其系配置以将复数个之半导体受测装置(devices under test,受测装置)连接至一主机板以执行测试程序,该主机板系配置以提供该受测装置一实际操作环境,该平行测试板包括:一中介板,其系具有导电线路图样,并配置以将该受测装置电气地与该主机板互连;一参考插槽,安装于该中介板上,并系配置以接受一或多个之受测装置,其中该参考插槽系电气地连接至该主机板;一扩充插槽,安装于该中介板上,并系配置以接受一或多个之受测装置,其中该扩充插槽系电气地连接至该主机板;复数个之平行插槽,平行地与该参考插槽连接,其中该平行插槽系安装于该中介板上,并系配置以接受一或多个之该受测装置,其中该参考插槽、该扩充插槽以及该平行插槽各包括一插座结构,该插座结构包括其上配置有接点接脚的一支撑块。10.如申请专利范围第9项之平行测试板,其中每一接点接脚皆包含配置以接触该受测装置之一凸出部的一模组接点段,以及配置以接触该中介板之一导电图样的一机板接点段。11.如申请专利范围第10项之平行测试板,其中有一第一弹性构件插入该模组接点段与该支撑块之间,且其中有一第二弹性构件插入该机板接点段与该支撑块之间。12.如申请专利范围第11项之平行测试板,其中该接点接脚之该机板接点段系大体上包裹住该第二弹性构件。13.如申请专利范围第9项之平行测试板,其中该插槽系以螺杆耦合至该中介板。14.如申请专利范围第9项之平行测试板,其中该中介板包括配置以将该中介板用接脚连接至该主机板的连接器。15.如申请专利范围第9项之平行测试板,其中该插座结构进一步包括一外壳,配置以接受该接点接脚及该支撑块,其中该外壳系配置以接受其中之一受测装置,且其中该外壳包括由其两端伸出的分离把手。16.如申请专利范围第9项之平行测试板,其中该中介板包括一多层结构。17.如申请专利范围第9项之平行测试板,其中该参考插槽、该扩充插槽以及该平行插槽系平行地相互配置于该中介板上,且其中该插槽间系配置以一不规则之间距。18.如申请专利范围第9项之平行测试板,其中该插座结构包括一外壳,配置以接受该接点接脚及该支撑块,其中该外壳包括两个垂直构件及一水平构件大略配置成一"H"形,其中该水平构件包括一开口,且其中该开口系配置以接受插入该插槽的其中一受测装置。19.如申请专利范围第9项之平行测试板,其中该插座结构包括一外壳,配置以接受该接点接脚及该支撑块,其中该外壳包括两个垂直构件及一水平构件大略配置成一"H"形,且其中有一补充块插入该支撑块与该垂直构件之间以扩大该插座结构之宽度。20.如申请专利范围第9项之平行测试板,其中该插座结构包括一外壳,配置以接受该接点接脚及该支撑块,该外壳包括两个垂直构件及一水平构件大略配置成一"H"形,且其中该垂直构件包括配置于该水平构件之下的较低部份,其系较配置于该水平构件之上的较高部份为厚,以扩大该插座结构的宽度。21.一种在实际操作条件下测试复数个之平行排列记忆体模组的方法,该方法包括:于一测试板上配置复数个之测试插槽;将一或多个该类测试插槽配置以与一主机板电气互通;将一或多个该类测试插槽配置以与前述配置以与一主机板电气互通之一或多个测试槽平行连接。22.如申请专利范围第21项之方法,其中将一或多个该类测试插槽配置以与一主机板电气互通,系包括配置一参考插槽以与该主机板电气互通。23.如申请专利范围第21项之方法,其中将一或多个该类测试插槽配置以与一主机板电气互通,系包括配置一扩充插槽以与该主机板电气互通。24.如申请专利范围第21项之方法,其中将一或多个该类测试插槽配置以与前述配置以与一主机板直接电气互通之一或多个测试插槽平行连接,包括配置复数个之平行测试插槽以与该主机板互通。25.如申请专利范围第21项之方法,进一步包括配置该测试插槽于该测试板上,使其间包括一不规则间距。图式简单说明:图1为一习知之实际操作测试装置的一透视图。图2为使用于图1中之该习知之实际操作测试装置上的一平行测试板的仰视规划图。图3为用以测试依据本发明之一项具体实施例的半导体记忆体装置的一平行测试板的仰视规划图。图4为用以测试依据本发明之一项具体实施例的半导体记忆体装置的一平行测试板的电路配置的功能方块图。图5为依据本发明之另一项具体实施例的一平行测试板的分解透视图。图6a为图5之该平行测试板上的一插座与接点接脚的一侧视断面图。图6b为图6a中显示之一接点接脚的一分解侧视断面图。图7为依据本发明之另一项具体实施例的一平行测试板的一插座结构的一侧视断面图。图8a为依据本发明之另一项具体实施例之具有扩大宽度的一插座结构的一侧视断面图。图8b为依据本发明之另一项具体实施例之具有扩大宽度的一插座结构的一侧视断面图。图9为依据本发明之另一项观点安装于一主机板上的一平行测试板的一侧视断面图。