| 主权项 |
1.一种半导体装置之制造方法,其特征在于具有:导体图案形成步骤,系在形成有复数个焊垫之积体电路上,形成一端与前述复数个焊垫导通的复数个导体图案;及连接步骤,系将前述导体图案之另一端之连接点与基板连接;藉由前述导体图案,来获得与前述焊垫之配置不同的前述连接点之配置。2.如申请专利范围第1项之半导体装置之制造方法,其系具有树脂层形成步骤,以在前述导体图案之外层形成树脂层。3.如申请专利范围第1项之半导体装置之制造方法,其中,在前述导体图案形成步骤,系形成该复数个导体图案交叉之交叉部。4.如申请专利范围第1项之半导体装置之制造方法,其系具有突块形成步骤,以在前述连接点形成倒装片接合用之突块。5.如申请专利范围第4项之半导体装置之制造方法,其中,前述突块形成步骤,系包含:梯部形成步骤,用来形成树脂层于积体电路上;及导电层形成步骤,用来形成导电层于前述树脂层之外层。6.如申请专利范围第5项之半导体装置之制造方法,其中,前述树脂层系在硬化时具有弹性。7.如申请专利范围第1项至第5项中任一项之半导体装置之制造方法,其中,前述导体图案系烧结导电性粉末而构成者。8.如申请专利范围第1项至第5项中任一项之半导体装置之制造方法,其中,前述导体图案系由混合有导电性粉末之光硬化性树脂所构成。9.如申请专利范围第2.5或6项之半导体装置之制造方法,其中,前述树脂层系由绝缘性之光硬化性树脂所构成。10.如申请专利范围第1项至第6项中任一项之半导体装置之制造方法,其中,前述导体图案形成步骤,系对形成于分割前之晶圆的复数个积体电路同时实施。11.如申请专利范围第7项之半导体装置之制造方法,其中,前述导体图案形成步骤,系对形成于分割前之晶圆的复数个积体电路同时实施。12.如申请专利范围第8项之半导体装置之制造方法,其中,前述导体图案形成步骤,系对形成于分割前之晶圆的复数个积体电路同时实施。13.如申请专利范围第9项之半导体装置之制造方法,其中,前述导体图案形成步骤,系对形成于分割前之晶圆的复数个积体电路同时实施。14.如申请专利范围第2项之半导体装置之制造方法,其中,前述树脂层形成步骤,系对形成于分割前之晶圆之复数个积体电路同时实施。图式简单说明:图1系概略表示用以实施本发明之晶圆处理装置的立体图。图2(a)至(e)系表示实施形态之半导体装置之制造方法的截面图。图3系表示将突块接合于连接端子之步骤的截面图。图4系表示以实施形态之方法制造中之晶粒之一例的立体图。图5系表示以实施形态之方法制造中之晶粒之另一例的立体图。图6系表示形成导体图案之交叉部时之制造中之晶粒之一例的立体图。图7,系表示形成导体图案之交叉部时之晶粒之要部的立体图。图8(a)至(d)系表示利用静电复印法之变形例之半导体装置之制造方法的截面图。 |
