发明名称 |
一种制造亚光刻尺寸通路的方法 |
摘要 |
本发明公开了一种制造亚光刻尺寸通路(31)的方法。采用双聚合物方法形成聚合物材料叠层,其中第一聚合物层(11)具有第一蚀刻速率,第二聚合物层(13)具有第二蚀刻速率。第一蚀刻速率被预先设定为当对第一和第二聚合物层(11、13)进行各向同性蚀刻时快于第二蚀刻速率。第二聚合物层(13)由光敏材料制成,且用作第一聚合物层的蚀刻掩模。蚀刻持续进行直至第一聚合物层(11)具有小于光刻系统的光刻极限λ<SUB>L</SUB>的亚光刻特征尺寸S<SUB>F</SUB>。介电材料(25)淀积在蚀刻掩模(19)和第一聚合物层(11)上。第一聚合物层(11)被移除从而形成亚光刻尺寸通路(31)。 |
申请公布号 |
CN1453640A |
申请公布日期 |
2003.11.05 |
申请号 |
CN03122426.1 |
申请日期 |
2003.04.25 |
申请人 |
惠普公司 |
发明人 |
H·李;T·C·安东尼;L·T·特兰 |
分类号 |
G03F7/038;G03F7/26;H01L21/027 |
主分类号 |
G03F7/038 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
肖春京 |
主权项 |
1.一种制造亚光刻尺寸通路(31)的方法,包括:在底层(15)的表面(14)上淀积第一聚合物层(11),第一聚合物层(11)具有第一蚀刻速率;在第一聚合物层(11)上淀积第二聚合物层(13),第二聚合物层(13)是光敏的并具有第二蚀刻速率,且其中第一蚀刻速率被预先设定成当对第一和第二聚合物层(11、13)进行各向同性蚀刻时快于第二蚀刻速率;将第二聚合物层(13)图形化以在其中确定一蚀刻掩模(19),蚀刻掩模(19)包含位于用来进行图形化的光刻系统的光刻极限λL 范围内的特征尺寸;对第一聚合物层(11)进行各向异性蚀刻以去除第一聚合物层(11)的未被蚀刻掩模(19)覆盖的所有部分;对第一聚合物层(11)和蚀刻掩模(19)进行各向同性蚀刻使得第一聚合物层(11)以比蚀刻掩模(19)快的速率基本沿侧向(RL1)溶解,第一聚合物层(11)沿着底层(15)的表面(14)后退从而在其上确定一暴露表面(E),并沿着蚀刻掩模(19)后退从而在其上确定一底切部分(U),并继续进行蚀刻直至第一聚合物层(11)溶解到小于光刻极限λL的亚光刻特征尺寸SF;在底层(15)的暴露部分(E)和除了底切部分(U)以外的蚀刻掩模(19)的基本所有部分上淀积介电层(25),介电层(25)在邻近第一聚合物层(11)的位置形成通路侧壁(27);以及将第一聚合物层(11)和蚀刻掩模(19)移除从而形成具有基本等于亚光刻特征尺寸SF的最小特征尺寸的通路(31)。 |
地址 |
美国加利福尼亚州 |