具有测试模式的半导体存储器及应用它的存储系统

摘要

本SSR SDRAM备有根据第1指令(CMDA)、第2指令(CMDB)、测试模式进入设置指令(TMESA)、第3指令(CMDC)以及测试模式寄存器设置指令(TMRSA)与时钟信号(CLK)的上升沿同步地被连续地输入而把测试模式进入信号(TMODE)置为“H”电平的测试模式进入信号发生电路。从而，不使用高电压(SVIH)就可以进入测试模式，所以即使在编入注册DIMM的情况下也可以进入测试模式。

主权项

1.一种半导体存储器，它是与时钟信号同步地取入多个外部信号的半导体存储器，其特征在于，还备有：根据所取入的多个外部信号的逻辑电平的组合，输出多个指令信号中的某个指令信号的译码器；以及根据从上述译码器中按预定的顺序输出上述多个指令信号，输出用于进入测试模式的测试模式进入信号的第1信号发生电路。