同步信号发生器

摘要

本发明涉及在计算机显示器等中对视频信号的处理，其目的在于提供一种同步信号发生器，它可以获得其相位相对于水平同步信号稳定的垂直同步脉冲，其中，对与同水平同步信号同步的时钟进行计数的计数器的计数值较小。它包含计数器(8R)，根据水平同步信号(Hsync)检测垂直同步周期(N)，还包括一输出切换单元(14)，当输入垂直同步信号(Vsync)具有指定范围的垂直同步周期时，输出与垂直同步信号(Vsync)同步的垂直同步脉冲(Vd)，当输入垂直同步信号不具有指定范围的垂直同步周期时，输出具有指定垂直同步周期的脉冲(Sq)。

主权项

1、一种同步信号发生器，用于根据输入视频信号中的水平同步信号(Hsync)产生与输入视频信号中的垂直同步信号同步的垂直同步脉冲，包含：PLL电路(20)，产生第一时钟脉冲(Sck1)，并产生周期是所述水平同步信号(Hsync)的1/n的并与所述水平同步信号(Hsync)同步的水平同步脉冲(Hd)，n为整数；计数装置(8R)，对所述水平同步脉冲(Hd)进行计数，产生计数信号(Sn)，当为水平同步脉冲(Hd)提供低电平的垂直同步脉冲时，所述计数装置被复位；脉冲发生器(9R)，根据所述计数装置(8R)输出的计数信号(Sn)，检测具有垂直同步周期的所述输入垂直同步信号的周期，输出脉冲信号(Sq)；切换信号发生器(13)，根据所述计数装置(8R)的计数信号(Sn)输出所述输入垂直同步信号与所述垂直同步脉冲之间的切换信号(Sc)；切换装置(14)，在所述切换信号发生器(13)的控制下，选择所述输入垂直同步信号(Vsync)与所述垂直同步脉冲(Sq)之一输出；分频装置(5)，把所述第一时钟脉冲(Sck1)分割成2/n，以产生周期等于所述第一时钟脉冲周期的1/2的第二时钟脉冲(Sck2)；延迟装置(12)，对所述第二时钟脉冲(Sck2)进行延迟，以产生第三时钟脉冲(Sck2d)；以及保持装置(15)，根据所述第三时钟脉冲(Sck2d)，保持所述切换装置(14)的输出。