| 主权项 |
1.一种薄膜电晶体阵列基材,其至少包含:一绝缘基材;一薄膜电晶体,以一阵列形式形成于该绝缘基材上;一导电线路,形成于该绝缘基材上,并在电性上与该薄膜电晶体相接;一绝缘膜,形成于该导电线路之旁;一聚合物绝缘层,包含一有机聚合物,形成于该绝缘膜之上,并具有一端部份;及一蚀刻阻层,位于该绝缘层上,并自该聚合物绝缘层之该边陲处突起。2.如申请专利范围第1项所述之薄膜电晶体阵列基材,其中该聚合物绝缘膜包含一光敏树脂或一光敏聚合物组成,其中该光敏聚合物组成系指选自丙烯酸树脂、聚醯亚胺及苯并丁烯者。3.如申请专利范围第1项或第2项所述之薄膜电晶体阵列基材,其中该绝缘膜包含一第一绝缘膜及一第二绝缘膜,而该蚀刻阻层系形成于该第一绝缘层上。4.如申请专利范围第1项或第2项所述之薄膜电晶体阵列基材,其中该绝缘膜包含一第一绝缘膜及一第二绝缘膜,而该蚀刻阻层系形成于该第二绝缘层上。5.如申请专利范围第1项或第2项所述之薄膜电晶体阵列基材,其中该导电线路包含一第一导电线路及一第二导电线路,且该第一导电线包含一线路图案,而该蚀刻阻层之组成材料与该第二导电线路相同。6.如申请专利范围第1项或第2项所述之薄膜电晶体阵列基材,其中更包含一透明导电层,用以形成一像素电极。7.如申请专利范围第5项所述之薄膜电晶体阵列基材,其中更包含一透明导电层,用以形成一像素电极。8.如申请专利范围第5项所述之薄膜电晶体阵列基材,其中该第一及第二导电线路之至少一者位于一以该绝缘膜形成之绝缘结构中,一从该边陲暴出之部份与该绝缘结构相接。9.一种薄膜电晶体阵列基材的制造方法,该方法至少包含下列步骤:提供一绝缘结构;沉积一导电材料于该绝缘基材上;并图案化该材料,以形成一导电线路,该导电线路包含一线路图案;形成一薄膜电晶体结构,包含一第一绝缘膜;沉积一第二绝缘层,以至少覆盖该薄膜电晶体结构;形成一聚合物绝缘膜,包含一有机聚合物于该第二绝缘膜上;并图案化该聚合物绝缘膜,以形成该有机聚合物绝缘膜之一边陲;及蚀刻该该第一绝缘膜,利用一蚀刻阻层为之,以形成一绝缘结构,该绝缘结构覆盖该导电线路,其中该导电线路自该聚合物绝缘层之该边陲突起。10.如申请专利范围第9项所述之薄膜电晶体阵列基材制造方法,其中该聚合物绝缘膜包含一光敏树脂或一光敏聚合物组成,其中该光敏聚合物组成系指选自丙烯酸树脂、聚醯亚胺及苯并丁烯者。11.如申请专利范围第9项或第10项所述之薄膜电晶体阵列基材制造方法,其中该蚀刻阻层形成于该第一绝缘层上。12.如申请专利范围第9项至第10项之任一项所述之薄膜电晶体阵列基材制造方法,该蚀刻阻层系形成于该第二绝缘层上。13.如申请专利范围第9项至第10项之任一项所述之薄膜电晶体阵列基材制造方法,其中更包含形成另一导电线路之步骤,该蚀刻阻层之组成材料与该另一导电线路相同。14.如申请专利范围第9项至第10项之任一项所述之薄膜电晶体阵列基材制造方法,其中一用以形成一像素电极透明导电层形成于该聚合物绝缘层上,于该聚合物绝缘层图案化之前进行。15.如申请专利范围第13项所述之薄膜电晶体阵列基材制造方法,其中一用以形成一像素电极透明导电层形成于该聚合物绝缘层上,于该聚合物绝缘层图案化之前进行。图式简单说明:第1图为本发明之TFT列基材的上视图;第2图为第1图之本发明TFT阵列基材区域A的放大视图;第3图为截自第2图之线S-S所得的TFT阵列基材剖面图;第4图为第1图TFT阵列基材区B的放大剖面图;第5图为截自第4图之线T-T所得的剖面图;第6图为本发明之TFT阵列基材之一中间绝缘层附近的放大图;第7图为本发明之TFT阵列基材的示意图,但其中仍有一透明导电膜留于其上;第8图为本发明之TFT阵列基材第二实施例的说明图;第9(a)-9(e)图为本发明之TFT阵列基材制程的说明图;第10(f)及10(g)图为接于第9(e)图后之本发明TFT阵列基材之制程的说明图;第11(h)及11(i)图为接于第10(g)图后之本发明TFT阵列基材之制程的说明图;第12(a)及12(b)图为本发明之TFT阵列基材第二实施例制程的说明图;第13图为本发明之一显示装置实施例的说明图;第14(a)-14(c)图为以一传统制造方法形成一具一PFA结构之TFT阵列基材的说明图;及第15图为一传统TFT阵列基材的说明图,其中一透明导电膜仍留于一传统中间绝缘层之边陲的附近。 |
