| 主权项 |
1.一种球格阵列(BGA)晶片之电源线路布局方法,透过区域填满(areafill)之方式建立一电联区,作为一球格阵列晶片之电源线路,并藉由绝缘区之形成以隔离该电联区中之至少一贯孔(VIA),该方法包含下列步骤:选取该球格阵列晶片;读取该球格阵列晶片之复数电源接脚(pin)位置;形成涵盖该电源接脚之复数连接垫(pad)的该电联区;及隔离该电联区与该贯孔。2.如申请专利范围第1项所述之球格阵列(BGA)晶片之电源线路布局方法,其中该形成该电联区的步骤,更包含下列步骤:串联该电源接脚之连接垫成一电联路径;读取构成该电联路径之一座标集合;以该座标集合为中心向外延伸一安全宽度;及依该安全宽度沿该电联路径填满成该电联区。3.如申请专利范围第2项所述之球格阵列(BGA)晶片之电源线路布局方法,其中该安全宽度小于该接脚之连接垫间距。4.如申请专利范围第1项所述之球格阵列(BGA)晶片之电源线路布局方法,其中该隔离该电联区与该贯孔的步骤,系透过于该贯孔周围形成一绝缘区之方式而达成。5.如申请专利范围第4项所述之球格阵列(BGA)晶片之电源线路布局方法,其中该于该贯孔周围形成该绝缘区之步骤,更包含下列步骤:读取该贯孔之位置及孔径资讯;计算该绝缘区外径;读取该贯孔与该绝缘区外圆周间之座标集合;读取该电联区之座标集合;及抹去该电联区之座标集合中该绝缘区之座标集合。6.如申请专利范围第5项所述之球格阵列(BGA)晶片之电源线路布局方法,其中该绝缘区外径系为该贯孔孔径加上一预设之延伸値。7.如申请专利范围第5项所述之球格阵列(BGA)晶片之电源线路布局方法,其中该绝缘区外径小于该电联区宽度。图式简单说明:第1图系为本发明球格阵列晶片电源线路之布局方法的运作流程图;第2图系为本发明球格阵列晶片电源线路之布局方法中形成电联区的细部流程图;及第3图系为本发明球格阵列晶片电源线路之布局方法中形成绝缘区的细部流程图。 |
