| 主权项 |
1.一种用于制造半导体元件之方法,其包含下列步骤:(a)藉由经由一绝缘层而层合一由单结晶半导体所构成之元件成形层,而将一层合的基材形成在一由单结晶半导体所构成之支撑基材上,其中该元件成形层之结晶轴的方向系自该支撑基材之对应结晶轴偏移;(b)将半导体元件形成于该元件成形层上,其内多数个区域系被延伸于一平行结晶轴之方向的划线所分割,且其中该支撑基材系容易被分裂;以及(c)藉由将该支撑基材沿该划线分裂而将该层合的基材分裂成多数个晶片。2.如申请专利范围第1项之用于制造半导体元件之方法,其进一步包含,在该步骤(b)与步骤(c)之间,形成自元件成形层沿着该划线到达至该元件成形层之至少一底部之凹槽的步骤。3.如申请专利范围第1项之用于制造半导体元件之方法,其中,该支撑基材与该元件成形层系由单结晶矽所构成,该支撑基材与元件成形层两者之层合表面之结晶平面的定向为[100]平面,以及该元件成形层之<110>方向系自该支撑基材之<110>方向恰好偏移42至48度。4.如申请专利范围第3项之用于制造半导体元件之方法,其中,该划线系平行于该支撑基材之<110>方向。5.如申请专利范围第3项之用于制造半导体元件之方法,其中,该步骤(b)系进一步包含将一作用元件形成于该元件成形层上的步骤,该作用元件之载子之移动方向系该元件成形层之<100>方向。6.如申请专利范围第1项之用于制造半导体元件之方法,其中,该步骤(b)进一步包含形成一具有多数个大体延伸于一方向之布线之布线层的步骤,其中在该布线层内之多数个布线与该支撑基材容易被分裂之结晶轴的方向系被建构成大体平行。7.一种半导体晶片,其包含:一SOI基材,其中由单结晶半导体构成之支撑基材、绝缘层以及由单结晶半导体构成之元件成形层系依序层合,而该元件成形层之结晶轴的一方向系自该支撑基材之结晶轴的对应方向偏移,其包含在该支撑基材容易分裂时平行于结晶轴方向之端表面;以及一形成在该元件成形层内之半导体元件。8.如申请专利范围第7项之半导体晶片,其中该支撑基材与该元件成形层系由单结晶矽所构成,而该支撑基材与该元件成形层两者之[100]平面系平行于该元件成形层之上表面。9.如申请专利范围第7项之半导体晶片,其中该元件成形层之<110>方向系自该支撑基材之<110>方向恰好偏移42至48度的角度。10.一种半导体晶片,其包含:一SOI基材,其中由单结晶半导体构成之支撑基材、绝缘层以及由单结晶半导体构成之元件成形层系依序层合,而该元件成形层之结晶轴的一方向系自该支撑基材之结晶轴的对应方向偏移,其包含在该支撑基材容易分裂时平行于结晶轴方向之端表面;以及一形成在该元件成形层内之作用元件,该作用元件之载子的移动方向系该元件成形层之<100>方向。11.如申请专利范围第10项之半导体晶片,其中该支撑基材系由单结晶矽所构成,而该支撑基材与该元件成形层两者之[100]结晶平面系平行于该元件成形层之上表面。12.如申请专利范围第10项之半导体晶片,其中该元件成形层之<110>方向系自该支撑基材之<110>方向恰好偏移42至48度的角度。13.如申请专利范围第10项之半导体晶片,其进一步包含一具有多数个大体延伸于一方向之布线的布线层,其中在该布线层内之多数个布线与该支撑基材容易被分裂之结晶轴的方向系被建构成大体平行。14.一种半导体晶片,其包含:一SOI基材,其中由单结晶半导体构成之支撑基材、绝缘层以及由单结晶半导体构成之元件成形层系依序层合,而该元件成形层之结晶轴的一方向系自该支撑基材之结晶轴的对应方向偏移,其包含在该支撑基材容易分裂时平行于结晶轴方向之端表面;一形成在该元件成形层内之半导体元件;以及一布线层,其包含多数个大体延伸于一方向之布线,其中在该布线层内之多数个布线与该支撑基材容易分裂之结晶轴的方向系建构成大体平行。15.如申请专利范围第14项之半导体晶片,其中该支撑基材系由单结晶矽所构成,而该支撑基材容易被分裂之结晶轴的方向为<110>方向。图式简单说明:第1A、1B以及1D图系用于解说根据本发明一实施例之制造半导体元件用之层合机材之方法的截面图。第1C图系显示该层合基材之结晶轴方向的平面图。第2图系显示根据本发明之实施例之半导体元件用之层合基材的平面图。第3A与3B图系显示根据本发明实施例之半导体元件用之层合基材的截面图。第4图系显示根据本发明实施例之半导体晶片的概略图。 |
