| 主权项 |
1.一种半导体封装构造,其包含:一基板具有一上表面、一下表面以及至少一凹槽界定于其中;该基板之上表面系设有至少一缓冲垫(buffer pad)于该至少一凹槽中,以及至少一导电线路连结于该缓冲垫,其中该缓冲垫具有一厚度大于该导电线路的厚度;一半导体晶片设于该基板之上表面;以及至少一导线电性连接于该半导体晶片与缓冲垫之间。2.依申请专利范围第1项之半导体封装构造,其中该基板之凹槽具有一深度,其为基板厚度的约1/3到约1/5。3.依申请专利范围第1项之半导体封装构造,其中该基板之凹槽具有一深度约为20m。4.依申请专利范围第1项之半导体封装构造,其中该缓冲垫具有一厚度大致相同于该基板凹槽之深度。5.依申请专利范围第1项之半导体封装构造,其中该缓冲垫以及该导电线路皆由大致相同的材料制成。6.依申请专利范围第1项之半导体封装构造,其另包含一镍层形成于该缓冲垫上以及一金层在该镍层之上。7.依申请专利范围第1项之半导体封装构造,该基板具有复数个金属垫在其下表面,其中该导电线路系经由复数个贯穿该基板以及表面镀有金属层之通孔电性连接于该金属垫。8.一种用于封装一半导体晶片之基板,该基板包含:至少一凹槽界定于该基板中;至少一缓冲垫设于该至少一凹槽中,该缓冲垫用以打线连接于该半导体晶片;以及至少一导电线路连接于该缓冲垫,其中该缓冲垫具有一厚度大于该导电线路之厚度。9.依申请专利范围第8项之用于封装一半导体晶片的基板,其中该基板之凹槽具有一深度,其为该基板厚度的约1/3到约1/5。10.依申请专利范围第8项之用于封装一半导体晶片的基板,其中该基板之凹槽具有一深度约为20m。11.依申请专利范围第8项之用于封装一半导体晶片的基板,其中该缓冲垫具有一厚度大致相同于该基板凹槽之深度。12.依申请专利范围第8项之用于封装一半导体晶片的基板,其中该缓冲垫以及该导电线路皆由大致相同的材料制成。13.依申请专利范围第8项之用于封装一半导体晶片的基板,其另包含一镍层形成于该缓冲垫上以及一金层在该镍层之上。14.依申请专利范围第8项之用于封装一半导体晶片的基板,其中该缓冲垫系设于该基板之上表面以及该基板具有复数个金属垫在其下表面,其中该导电线路经由复数个贯穿该基板以及表面镀有金属层之通孔电性连接于该金属垫。15.一种半导体晶片封装基板制造方法,该方法包含下列步骤:提供一基板,其上具有至少一导电线路,该基板之整个表面系大致被一防焊层(solder mask)覆盖;形成至少一凹槽于基板中;以及选择性地以导电材料填满该凹槽以形成至少一缓冲垫用以打线连接于该半导体晶片,其中该至少一缓冲垫系连接于该至少一导电线路且具有一厚度大于该导电线路之厚度。16.依申请专利范围第15项之半导体晶片封装基板制造方法,其中该至少一凹槽系形成于该基板的上表面,该选择性填满步骤包含:形成一第一遮蔽层于该基板之整个上表面,仅露出该至少一凹槽;以无电电镀(electroless plating)沈积一层导电材料于该第一遮蔽层以及该凹槽的表面;在进行该无电电镀步骤之后,将该第一遮蔽层从基板上除去;形成一第二遮蔽层于该基板上表面所有从该防焊层裸露出之导电线路上,仅裸露出该至少一凹槽;藉由电镀(electroplating)以该导电材料填满该凹槽;以及除去该第二遮蔽层。17.依申请专利范围第16项之半导体晶片封装基板制造方法,另包含下列步骤:在除去该第二遮蔽层之前,形成一镍层于该缓冲垫上;以及形成一金层于镍层上。18.依申请专利范围第15项之半导体晶片封装基板制造方法,其中该导电线路以及缓冲垫皆由大致相同的材料制成。19.依申请专利范围第15项之半导体晶片封装基板制造方法,其中该基板之凹槽具有一深度,其为该基板厚度的约1/3到约1/5。20.依申请专利范围第15项之半导体晶片封装基板制造方法的方法,其中该基板之凹槽具有一深度约为20 m。21.依申请专利范围第15项之半导体晶片封装基板制造方法,其中该凹槽系由机械钻孔或雷射钻孔形成。22.一种半导体晶片封装基板制造方法,该方法包含下列步骤:形成至少一凹槽于一介电层;形成复数个通孔贯穿该介电层;形成一金属层覆盖该介电层之整个表面、该至少一凹槽及该通孔内部;选择性蚀刻该金属层而在该介电层上形成一预先设定之线路布局包含复数个导电线路设于该介电层上表面,其中至少一导电线路之一端系覆盖于该至少一凹槽上;以及选择性地以导电材料填满该至少一凹槽以形成至少一缓冲垫用以打线连接于一半导体晶片,其中该缓冲垫系具有一厚度大于该导电线路之厚度。23.依申请专利范围第22项之半导体晶片封装基板制造方法,其中该凹槽形成步骤系藉由机械钻孔或雷射钻孔达成。24.依申请专利范围第22项之半导体晶片封装基板制造方法,其中该通孔形成步骤系藉由机械钻孔或雷射钻孔达成。25.依申请专利范围第22项之半导体晶片封装基板制造方法,其中该至少一凹槽系形成于该介电层的上表面,该选择性填满步骤包含:将一防焊层涂布于该介电层上表面以及该导电线路表面上,仅裸露出该至少一凹槽;藉由电镀以该导电材料填满该凹槽;以及选择性地除去该防焊层,裸露出部分之该导电线路用以打线连接于该半导体晶片。26.依申请专利范围第25项之半导体晶片封装基板制造方法,另包含下列步骤:利用电镀同时形成一镍层于该基板上表面自该防焊层裸露出之导电线路以及该缓冲垫上;以及利用电镀形成一金层于镍层上。27.依申请专利范围第22项之半导体晶片封装基板制造方法,其中该导电线路以及缓冲垫皆由大致相同材料制成。28.依申请专利范围第22项之半导体晶片封装基板制造方法,其中该基板之凹槽具有一深度,其为该基板厚度的约1/3到约1/5。29.依申请专利范围第22项之半导体晶片封装基板制造方法,其中该基板之凹槽具有一深度约为20m。图式简单说明:第1图:根据本发明一实施例之半导体封装构造之剖示图;第2a-2g图:根据本发明一实施例,以剖示图图示半导体晶片封装基板制造方法的主要步骤;第3a-3g图:根据本发明另一实施例,以剖示图图示半导体晶片封装基板制造方法的主要步骤;及第4图:根据本发明一实施例之半导体封装构造(具有增厚之缓冲垫)以及习用半导体封装构造(仅具有一般厚度之接垫)在传送不同频率信号时,信号反射之电脑模拟结果。 |
