| 摘要 |
<P>Une architecture basée sur l'accès série réduit le nombre de broches, le temps de test et la consommation de puissance, et permet également l'utilisation de vecteurs d'accès série vérifiés existants en attaquant de multiples chaînes d'accès série (100, 102, 104, 106) à partir d'une seule entrée (30) et en utilisant de multiples horloges d'accès série (SCK1, SCK2, SCK3, SCK4). Les vecteurs pour de multiples chaînes sont appliqués séquentiellement à l'entrée d'accès série (30) de façon à diffuser les vecteurs vers les multiples chaînes d'accès série, mais seuls les bits pour une chaîne déterminée sont introduits sélectivement dans cette chaîne par l'une correspondante des multiples horloges d'accès série. Un multiplexeur de sortie (32) peut également être utilisé pour réduire le nombre total de broches de test. </P>
|
