| 摘要 |
Zwei Speicherzellen 50A und 50B werden zum Speichern von Daten eines Bits bereitgestellt und speichert zueinander invertierte Daten. Die Speicherzellen 50A und 50B schließen jeweils Ladungskompensationsschaltungen 56A und 56B ein, die jeweils aus einem Inverter gebildet sind, und die Ladungskompensationsschaltungen 56A und 56B schließen jeweils P-Kanal-TFTs 562 und 566 ein, die auf Massetransistoren gebildet werden können. Die Ladungskompensationsschaltungen 56A und 56B sind kreuzgekoppelt und rasten Daten, die in den Speicherzellen 50A und 50B gespeichert sind, ein. Als ein Ergebnis kann eine Halbleiterspeichervorrichtung eine höhere Packungsdichte und eine stärkere Kapazität realisieren, ohne Auffrischoperationen erforderlich zu machen. |
