发明名称 |
半导体存储器 |
摘要 |
一更新控制电路在一预设周期内产生一更新请求。第一脉冲串控制电路根据一存取命令输出一预设数量的选通信号。通过一存取命令执行一脉冲串存取操作。一数据输入/输出电路同步于该选通信号连续输入要传输到一存储单元阵列中的数据或连续输出由存储单元阵列提供的数据。当更新请求和存取命令相互冲突时,一判定器决定首先执行一更新操作或一脉冲串存取操作中的哪一个。因此,更新操作和脉冲串存取操作能够被连续执行而不发生重叠。结果,读数据能够以高速度输出,而写数据能够以高速度输入。也就是说,能够提高数据传输速率。 |
申请公布号 |
CN1452177A |
申请公布日期 |
2003.10.29 |
申请号 |
CN03101539.5 |
申请日期 |
2003.01.10 |
申请人 |
富士通株式会社 |
发明人 |
藤岡伸也;奥山好明 |
分类号 |
G11C11/401;G11C16/02;H01L27/115 |
主分类号 |
G11C11/401 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种半导体存储器包括:存储器单元阵列,包括易失性存储器单元,每一个易失性存储器单元都具有一电容器;更新控制电路,用来在一预设周期内为了更新所述存储单元而产生一更新请求;第一脉冲串控制电路,用来输出一预设数量的相应于一存取命令的选通信号,存取命令是用来连续脉冲串存取所述存储单元阵列的命令;数据输入/输出电路,用来同步于每一个选通信号,连续地将要传输的数据向/从所述存储单元阵列输入/输出;和判定器,当所述更新请求和所述存取命令彼此冲突时,用来决定更新操作和脉冲串存取操作中哪个首先被执行。 |
地址 |
日本神奈川 |