非易失性半导体存储装置

摘要

本发明的非易失性半导体存储装置能够设定对应于擦除阈值电压的合适的读电压和通过检测存储单元阵列中的用于读或擦除的阈值电压设定对应于写电压的合适的写时间。包括第一存储单元阵列1、第二存储单元阵列2、列译码器3、行译码器4、读控制电路5、写和擦除控制电路6、写时间控制电路7、高电压发生电路8、计数器电路13、1/N电路9和读电压发生电路11。

主权项

1.非易失性半导体存储装置，包括：由第一存储区和第二存储区组成的存储单元阵列，在所述第一存储单元内能够自由进行重写；第二存储区用于检测阈值电压；用于擦除存储在所述存储单元阵列的存储单元的数据的擦除装置；用于将要存储的数据写入所述存储单元阵列的存储单元的写装置；用于读取存储在所述存储单元阵列中的数据的读装置；用于计算和输出擦除时间和写时间的时间计算装置，该装置通过检测第二存储区的写和擦除数据的阈值电压，计算所需的时间；用于在将电压发生电路提供的电压转换后将对应于所述擦除时间的电压作为读电压输出到所述读装置，和在将电压发生电路提供的电压转换后将对应于所述写时间的电压作为写电压输出到所述写装置的电压转换装置；其中，读装置通过所述读电压读取存储在第一存储单元阵列的存储单元中的数据，写装置通过所述写电压将要存储在存储单元阵列的存储单元中的数据写入。