发明名称 |
带有低介电常数区的半导体器件制作方法 |
摘要 |
一种制作含有低介电常数区(24)的半导体器件(10)的方法包括:在沟槽(20)表面上制作第一层(30/42);通过第一层中小于沟槽宽度(W2)的开口(70)进行腐蚀来从沟槽中除去第一种材料(38)。淀积第二种材料(44)堵住开口来封闭沟槽中的空气囊(40)。低介电常数区的特征在于空气囊具有大体积,因为开口尺寸小可使第二种材料堵住沟槽而没有大量积累在沟槽中。 |
申请公布号 |
CN1452236A |
申请公布日期 |
2003.10.29 |
申请号 |
CN03123113.6 |
申请日期 |
2003.04.17 |
申请人 |
半导体元件工业有限责任公司 |
发明人 |
蔡卫中;素达玛·澈·夏司曲;吴玉静;凯思·G·卡迈康纳 |
分类号 |
H01L21/822 |
主分类号 |
H01L21/822 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种制作半导体器件(10)的方法,其特征在于以下步骤:在半导体衬底(12)中的沟槽(20)表面上制作第一层(30/42);经第一层中小于沟槽宽度(W2)的开口(70)进行腐蚀来从沟槽除去第一种材料(38);以及淀积第二种材料(44)堵住开口而使沟槽中的空气囊(40)封闭。 |
地址 |
美国亚利桑那 |