| 主权项 |
1.一种埋入式快闪记忆体制程,包含下列步骤:在一矽基材之上依次形成穿隧氧化层、第一多晶矽层及作为研磨阻止层的厚氮化矽层;利用蚀刻在预定位置形成沟槽;在沟槽形成之后再沈积CVD oxide;进行第一次CMP研磨,并利用氮化矽层作为挡层,在研磨步骤后整个表面为平整之表面;利用蚀刻形成记忆单元之通道并形成漂浮闸极,同时用离子布植技术制造出自我对准的源极及汲极;沈积出氧化层,接着进行第二次的CMP研磨,以形成埋入源极氧化物及埋入汲极氧化物;去除第一多晶矽层上的氮化矽层,再于整个表面上沈积出氧化物-氮化物-氧化物层,以作为内部多晶矽隔绝层;最后在沈积第二多晶矽层以作为控制字线之用。2.如申请专利范围第1项之埋入式快闪记忆体制程,其中TUN oxide在STI之前即氧化完成。3.如申请专利范围第1项之埋入式快闪记忆体制程,其中第一多晶矽层之侧面要有良好之覆盖,以避免后续乾蚀刻造成之问题。4.如申请专利范围第1项之埋入式快闪记忆体制程,其中系使用磷酸将第一多晶矽层上的氮化矽层去除。5.如申请专利范围第1项之埋入式快闪记忆体制程,其中氧化物-氮化物-氧化物层系用高温CVD沈积。6.如申请专利范围第1项之埋入式快闪记忆体制程,其中氮化矽及第一多晶矽层之端面要保持垂直,而在矽基材内之沟槽要有适当的倾斜度。图式简单说明:图一为习知技艺埋入式快闪记忆体之制程。图二至九为本发明埋入式快闪记忆体之制程。 |
