| 主权项 |
1.一种薄膜基板,其特征具备:绝缘薄膜,在未来要分离的区域的外周线上具有切槽部(slit portion),且加载有半导体装置晶片,以及导电性图案,形成于上述绝缘薄膜上,并横贯上述切槽部,且连接到上述半导体装置晶片的外部端子。2.如申请专利范围第1项的薄膜基板,其中上述导电性图案的宽度在横贯上述切槽部的部分变狭窄。3.如申请专利范围第1项的薄膜基板,其中另具备导电性图案,是形成于上述绝缘薄膜上,并横贯上述外周线上的切槽部,但不连接到上述半导体装置晶片的外部端子。4.一种半导体装置,其特征具备:绝缘性薄膜,在未来要分离的区域的外周上具有切槽部,导电性图案,形成于上述绝缘性薄膜上,并横贯上述切槽部,以及半导体装置晶片,加载于上述绝缘薄膜上,并具有电性上连接到上述导电性图案的外部端子。5.如申请专利范围第4项的半导体装置,其中上述导电性图案的宽度在横贯上述切槽部的部分变狭窄。6.如申请专利范围第4项的半导体装置,其中另具备导电性图案,是形成于上述绝缘薄膜上,并横贯上述外周线上的切槽部,惟并不连接到上述半导体装置晶片的外部端子。7.一种薄膜基板的制造方法,其特征包括:准备加载有半导体装置晶片的绝缘薄膜的工程,在上述绝缘薄膜的将来要分离的区域的外周线上形成切槽部的工程,以及在上述绝缘薄膜上横贯上述切槽部,并形成连接到上述半导体装置晶片的外部端子的导电性图案的工程。8.如申请专利范围第7项的薄膜基板的制造方法,其中上述导电性图案的宽度在横贯上述切槽部的部分变狭窄。9.如申请专利范围第7项的薄膜基板的制造方法,其中用于形成上述导电性图案的工程另包含一工程,是在上述绝缘薄膜上形成横贯上述外周线上的切槽部,但不连接到上述半导体装置晶片的外部端子的附加性导电性图案的工程。10.一种半导体装置的制造方法,其特征包括:准备加载有半导体装置的绝缘薄膜的工程,在上述绝缘薄膜的未来要分离的区域的外周线上形成切槽部的工程,在上述绝缘薄膜形成横贯上述切槽部的导电性图案的工程,以及在上述绝缘薄膜上加载半导体装置晶片,并将上述半导体装置晶片的外部端子以电性方法连接到上述导电性图案的工程。11.如申请专利范围第10项的半导体装置的制造方法,其中上述导电性图案的宽度在横贯上述切槽部的部分变狭窄。12.如申请专利范围第10项的半导体装置的制造方法,其中上述形成导电性图案的工程包括在上述绝缘薄膜上形成横贯上述外周线上的切槽部,且不连接到上述半导体装置晶片的外部端子的附加性导电性图案的工程。13.一种附加半导体装置的电路基板的制造方法,其特征包括:准备加载有半导体装置晶片的绝缘薄膜的工程,在上述绝缘薄膜的未来要分离的第1区域的外周线上形成切槽部的工程,在上述绝缘薄膜上形成横贯上述切槽部的导电性图案的工程,在上述绝缘薄膜上加载半导体晶片,并将上述半导体装置晶片的外部端子在电性上连接到上述导电性图案的工程,将加载有上述半导体装置晶片的绝缘薄膜的上述第1区域的至少一部分连接到电路基板(circuit board)的工程,以及将上述第1区域的外侧的第2区域由第1区域分离,并残留于上述电路基板上。图式简单说明:图1A及图1B为用于说明本发明的实施形态的制造方法的图。图2A至图2C为用于说明本发明的实施形态的制造方法的图。图3A及图3B为用于说明本发明的实施形态的制造方法的图。图4A及图4B为用于说明本发明的实施形态的制造方法的图。图5A及图5B为用于说明本发明的实施形态的制造方法的图。图6A及图6B为用于说明本发明的实施形态的制造方法的图。图7A及图7B为用于说明本发明的实施形态的制造方法的图。图8为用于说明本发明的实施形态的制造方法的图。图9为用于说明本发明的实施形态的制造方法的图。图10为用于说明本发明的实施形态的制造方法的图。图11为用于说明本发明的实施形态的制造方法的图。图12为用于说明本发明的实施形态的制造方法的图。图13A及图13B为用于说明本发明的实施形态的制造方法的图。图14A至图14D为用于说明本发明的实施形态的变更例的图。图15A至图15B为用于说明本发明的实施形态的变更例的图。图16A至图16B为用于说明本发明的实施形态的另一变更例的图。图17A至图17B为用于说明本发明的实施形态的另一变更例的图。图18A及图18B为用于说明先前技术的制造方法的图。图19A及图19B为用于说明先前技术的制造方法的图。图20A及图20B为用于说明先前技术的制造方法的图。图21A及图21B为用于说明先前技术的制造方法的图。图22A及图22B为用于说明先前技术的制造方法的图。图23A及图23B为用于说明先前技术的制造方法的图。图24为用于说明先前技术的制造方法的图。图25A及图25B为用于说明先前技术的问题重点的图。图26为用于说明先前技术的问题重点的图。 |
