| 主权项 |
1.一种能以冗余晶胞替换瑕疵状态中的一般晶胞的记忆体装置,其包含有:一个对于每个替换单位含有多数栏位的一般记忆体区域;一个含有该替换单位的冗余晶胞的冗余记忆体区域;一个冗余档案记忆体,其含有与该一般记忆体区域和该冗余记忆体区域中相同组态的晶胞,并用来记录第一替换资讯,内容为一般记忆体区域的多数栏位中被替换的栏位的位置,和用来记录第二替换资讯,是用来指示对应该位置的栏位是否有瑕疵,该冗余档案记忆体与该一般记忆体区域同时被存取,并输出该第一和第二替换资讯讯号;和一个能反应该第一和第二替换资讯讯号的选择电路,在该第二替换资讯指示有瑕疵状态时,会禁止选择该一般记忆体区域所对应该第一替换资讯中的位置,并允许选择该冗余记忆体区域。2.如申请专利范围第1项之记忆体装置,其中该一般记忆体区域、该冗余记忆体区域和该冗余档案记忆体包含有同时被驱动的复数字元线,该冗余档案记忆体会反应该字元线的驱动而输出该第一和第二替换资讯讯号。3.如申请专利范围第1项之记忆体装置,其更包含有多数区块,每个区块都含有该一般记忆体区域和该冗余记忆体区域,其中该多数区块共享该冗余档案记忆体,而且该冗余档案记忆体更记录了内容为被该冗余记忆体区域替换的区块位置的第三替换资讯。4.如申请专利范围第1项之记忆体装置,其更包含有多数区块,每个区块都含有一般记忆体区域,其中该多数区块共享该冗余记忆体区域和该冗余档案记忆体,该冗余档案记忆体记录内容为被该冗余记忆体区域替换的区块位置的第三替换资讯。5.如申请专利范围第3项或第4项之记忆体装置,其更包含有:在该多数区块中被该一般记忆体区域、该冗余记忆体区域和该冗余档案记忆体共享的复数字元线,该字元线会同时被驱动;在每个区块中的多数电板线,并且与被选择的区块一同被驱动;和在该共享冗余档案记忆体中的复数冗余档案电板线,并与该字元线一同被驱动。6.如申请专利范围第5项之记忆体装置,其中该冗余档案电板线在读取时是与该字元线一同被驱动,并且该冗余档案电板线在写入时驱动是与写入资料一致。7.如申请专利范围第1项至第4项之一的记忆体装置,其中在该一般记忆体区域、该冗余记忆体区域和该冗余档案记忆体之中的复数晶胞包含有铁电膜的晶胞。8.如申请专利范围第5项之记忆体装置,其中在该一般记忆体区域、该冗余记忆体区域和该冗余档案记忆体之中的复数晶胞包含有铁电膜的晶胞。9.如申请专利范围第6项之记忆体装置,其中在该一般记忆体区域、该冗余记忆体区域和该冗余档案记忆体之中的复数晶胞是包含有铁电膜的晶胞。10.一种能以冗余晶胞替换瑕疵状态中的一般晶胞的记忆体装置,其包含有:一个含有包含铁电膜的一般晶胞的一般记忆体区域,且对于每个替换单位,该一般记忆体区域含有多数栏位;一个含有该替换单位的冗余晶胞的冗余记忆体区域,该冗余晶胞使用该铁电膜;一个冗余档案记忆体,其含有晶胞的组态相同于一般记忆体区域和冗余记忆体区域中的晶胞组态,并用来记录第一替换资讯,其内容为一般记忆体区域的多数栏位中被替换栏位的位置,和用来记录第二替换资讯,其是用来指示对应该位置的栏位是否有瑕疵,该冗余档案记忆体与该一般记忆体区域同时被存取,并输出该第一和第二替换资讯讯号;和一个能反应该第一和第二替换资讯讯号的选择电路,在该第二替换资讯指示有瑕疵状态时,会禁止选择该一般记忆体区域所对应该第一替换资讯中的位置,并允许选择该冗余记忆体区域。图式简单说明:第1图为显示此实施例之FeRAM的记忆体晶胞组态的图式;第2图为铁电膜之迟滞特征图;第3图为FeRAM之读出运算波形;第4图为显示FeRAM中记忆体晶胞的另一种组态之图式;第5图为显示FeRAM的读出运算之波形;第6图为显示FeRAM记忆体区域中栏位的范例组态之图式;第7图为含有如本实施例之冗余晶胞的整个记忆体装置之组态图;第8图为显示如本实施例的记忆体装置的详细电路图;第9图为如本实施例修改的记忆体装置之组态图;第10图为在第9图的记忆体装置范例中的冗余驱动电路43之详细电路图;第11图为在第9图的记忆体装置范例中的冗余驱动电路43之另一详细电路图;第12图为如此实施例之另一改良范例中的记忆体装置的组态图。 |
