| 主权项 |
1.一种纯P型电晶体电压准位移位器,包括:一前级电路,其根据一输入时脉讯号与互补的该输入时脉讯号,产生周期性的一第一控制讯号与一第二控制讯号;一开关电路,其具有串接于一最高电压以及一最低电压之间的二个P型电晶体,且该二个P型电晶体之连接点可输出周期性的一第三控制讯号,且该第一控制讯号与该第二控制讯号分别耦接至该二个P型电晶体之闸极;以及一驱动电路,用以接收该第三控制讯号而输出比该输入时脉讯号之一峰对峰値还大的一输出时脉讯号。2.如申请专利范围第1项所述之纯P型电晶体电压准位移位器,其中,该前级电路包括:一第一电晶体,其闸极与汲极相连接至该输入时脉讯号,其源极为该第一控制讯号的输出端;一第二电晶体,其闸极为该第二控制讯号之输出端,汲极连接至该第一控制讯号的输出端,源极连接至该最高电压;一第三电晶体,其闸极与汲极相连接至互补的该输入时脉讯号,源极连接至该第二控制讯号之输出端;以及一第四电晶体,其闸极连接至该时脉输入讯号,汲极连接至该第二控制讯号之输出端,源极连接至该最高电压。3.如申请专利范围第1项所述之纯P型电晶体电压准位移位器,其中,该驱动电路包括:一第五电晶体,其闸极连接至该第三控制讯号,源极连接至该最高电压,汲极为一电压节点;一第六电晶体,其闸极与汲极相连接至该最低电压,源极连接至该电压节点;一第七电晶体,其闸极相连至该电压节点,源极连接至该输出时脉讯号之输出端,汲极连接至该最低电压源;以及一第八电晶体,其闸极连接至该第三控制讯号,汲极连接至该输出时脉讯号之输出端,源极连接至该最高电压。4.一种纯P型电晶体电压准位移位器,包括:一第一电晶体,其闸极与汲极相连接至一输入时脉讯号,其源极为一第一控制讯号的输出端;一第二电晶体,其闸极为一第二控制讯号之输出端,汲极连接至该第一控制讯号的输出端,源极连接至一最高电压;一第三电晶体,其闸极与汲极相连接至互补的该输入时脉讯号,源极连接至该第二控制讯号之输出端;以及一第四电晶体,其闸极连接至该时脉输入讯号,汲极连接至该第二控制讯号之输出端,源极连接至该最高电压;一开关电路,其根据该第一控制讯号以及该第二控制讯号产生周期性的一第三控制讯号;以及一驱动电路,用以接收该第三控制讯号而输出比该输入时脉讯号之一峰对峰値还大的一输出时脉讯号。5.如申请专利范围第4项所述之纯P型电晶体电压准位移位器,其中,该开关电路包括:一第五电晶体,其闸极相连接至该第一控制讯号,汲极连接至一最低电压,源极为该第三控制讯号的输出端;以及一第六电晶体,其闸极连接至该第二控制讯号,汲极连接至该第三控制讯号的输出端,源极连接至该最高电压。6.如申请专利范围第4项所述之纯P型电晶体电压准位移位器,其中,该驱动电路包括:一第七电晶体,其闸极连接至该第三控制讯号,源极连接至该最高电压,汲极为一电压节点;一第八电晶体,其闸极与汲极相连接至该最低电压,源极连接至该电压节点;一第九电晶体,其闸极相连至该电压节点,源极连接至该输出时脉讯号之输出端,汲极连接至该最低电压源;以及一第十电晶体,其闸极连接至该第三控制讯号,汲极连接至该输出时脉讯号之输出端,源极连接至该最高电压。7.一种纯P型电晶体电压准位移位器,包括:一前级电路,其根据一输入时脉讯号与互补的该输入时脉讯号,产生周期性的一第一控制讯号与一第二控制讯号;一开关电路,其根据该第一控制讯号以及该第二控制讯号产生周期性的一第三控制讯号;一第一电晶体,其闸极连接至该第三控制讯号,源极连接至一最高电压,汲极为一电压节点;一第二电晶体,其闸极与汲极相连接至一最低电压,源极连接至该电压节点;一第三电晶体,其闸极相连至该电压节点,源极连接至该输出时脉讯号之输出端,汲极连接至该最低电压源;以及一第四电晶体,其闸极连接至该第三控制讯号,汲极连接至该输出时脉讯号之输出端,源极连接至该最高电压。8.如申请专利范围第7项所述之纯P型电晶体电压准位移位器,其中,该前级电路包括:一第五电晶体,其闸极与汲极相连接至该输入时脉讯号,其源极为该第一控制讯号的输出端;一第六电晶体,其闸极为该第二控制讯号之输出端,汲极连接至该第一控制讯号的输出端,源极连接至该最高电压;一第七电晶体,其闸极与汲极相连接至互补的该输入时脉讯号,源极连接至该第二控制讯号之输出端;以及一第八电晶体,其闸极连接至该时脉输入讯号,汲极连接至该第二控制讯号之输出端,源极连接至该最高电压。9.如申请专利范围第7项所述之纯P型电晶体电压准位移位器,其中,该开关电路包括:一第九电晶体,其闸极相连接至该第一控制讯号,汲极连接至该最低电压,源极为该第三控制讯号的输出端;以及一第十电晶体,其闸极连接至该第二控制讯号,汲极连接至该第三控制讯号的输出端,源极连接至该最高电压。图式简单说明:第1图所绘示为本发明之纯P型电晶体之电压准位移位器;第2(a)、2(b)、2(c)图之绘示为前级电路针对输入时脉讯号的变化所导致第一节点电压与第二节点电压的变化;第3(a)、3(b)图之绘示为开关电路针对第一节点电压V1与第二节点电压V2的变化所导致的第三节点电压V3之变化之波形;以及第4(a)、4(b)图之绘示为驱动电路针对第三节点电压V3的变化所导致的输出电压VOUT变化之波形。 |
