| 主权项 |
1.一种快闪记忆体,包含:选择闸极线,字元线及位元线之阵列;复数个记忆体单元,每一个记忆体单元包含浮动闸极电晶体,连接到一选择电晶体,该浮动闸极电晶体能耦合该选择闸极电晶体至一相关之单元位元线,每一个该记忆体单元形成于一三井中,包含在第一导电型之第三井中之第二导电型之第二井中之第一导电型之第一井。2.如申请专利范围第1项之快闪记忆体,其中每个浮动闸极电晶体包含一控制闸极,其中在该记忆体中之选取单元能够使用福勒-诺恩(Fowler-Nordheim)通道化来程式化。3.如申请专利范围第2项之快闪记忆体,其中每个浮动闸极电晶体包含一置于该浮动闸极电晶体之浮动闸极及通道区之间之通道氧化物,其中至少1.1107v/cm电场发展横跨于选取单元之通道氧化物。4.如申请专利范围第1项之快闪记忆体,其中该记忆体系反或闸(NOR)结构快闪记忆体。5.如申请专利范围第2项之快闪记忆体,其中该记忆体之选取单元系使用相对于其控制闸极上之电路接地之正电压而程式化。6.一种快闪记忆体,包含:选择闸极线,字元线及位元线之阵列;复数个n通道记忆体单元,每一个该记忆体单元包含一连接到选择电晶体之浮动闸极电晶体,该浮动闸极电晶体能够耦合该选择闸极电晶体至一相关之单元位元线,每一个该记忆体单元形成于包含在p型导电之第三井中之n型导电之第二井中之p型导电之第一井中之三井中。图式简单说明:第1图显示根据本发明之快闪记忆体单元之部分横切面图。第2图之显示根据本发明之NOR结构之快闪记忆体单元阵列之概略图。 |
