发明名称 引线框及其制造方法以及使用该引线框来制造半导体元件之方法
摘要 一种供使用于无引线封装体(半导体装置)例如一四方扁平无引线封装体(QFN)的引线框,包含一基框具有一晶片接垫被划分为个别对应于要被装设其上之各半导体元件,和多数的引线等列设在所对应之晶片接垫周围;及一黏带贴附于该基框而覆盖各晶片接垫与该等引线之一表面上。该等引线系呈梳齿状由所对应的晶片接垫向外延伸,而个别地与该接垫分开并位于最后会被分割成一半导体装置的区域内部。该引线框更包含多数的支条分别连结于该各晶片接垫。该等支条会被黏带所撑持,并延伸靠近于该最后会被分割成半导体装置的区域之周缘部份。
申请公布号 TW558819 申请公布日期 2003.10.21
申请号 TW091121779 申请日期 2002.09.23
申请人 新光电气工业股份有限公司 发明人 松泽秀树
分类号 H01L23/48 主分类号 H01L23/48
代理机构 代理人 恽轶群 台北市松山区南京东路三段二四八号七楼;陈文郎 台北市松山区南京东路三段二四八号七楼
主权项 1.一种引线框,包含:一基框包含一晶片接垫系被划分个别对应于各要被装设其上之半导体元件,并有多数的引线被列设在所对应的晶片接垫周围;一黏带贴附于该基框,而覆盖该各晶片接垫与列设在所对应晶片接垫周围的引线等之一表面上;及该等对应于各晶片接垫之引线系呈梳齿状由所对应的晶片接垫向外延伸,并与该晶片接垫个别地分开而位于最后会被分割成一半导体装置的区域内部。2.如申请专利范围第1项之引线框,更包含有多数的支条等分别连结于该各晶片接垫,该等支条系被该黏带所撑持,并延伸靠近于该最后会被分割或半导体装置的区域之周围部份。3.如申请专利范围第1项之引线框,其中当该引线框最后被分割成各半导体装置时,该等对应于各晶片接垫的引线会被用来作为外部连接端子,而该等引线会曝现于所对应半导体装置之安装表面上。4.一种引线框的制造方法,包含下列步骤:藉蚀刻或冲压一金属板来制成一基框,其具有一晶片接垫阵列可供各半导体元件装设于上,及多数的引线系连结于所对应的晶片接垫,而呈梳齿状向外延伸;于该基框之一表面上藉半蚀刻来在该等引线连结于所对应晶片接垫的部份处制成凹部等;将一黏带贴附于该基框设有凹部之一表面上;及切除该等引线设有凹部的部份。5.如申请专利范围第4项之方法,更包含下列步骤:在制成一基框的步骤中制成多数的支条,而使该各支条的一端连结于该基框之一外框部份,且其另一端连结于所对应的晶片接垫;在制成凹部的步骤中,藉着半蚀刻由该基框之一表面上,于当基框最后被分割成各半导体装置时会由其外框部份被切除的各支条部份处来制成额外增多的凹部;及在贴附一黏带的步骤之后,切割该等支条设有额外增多的凹部之部份。6.如申请专利范围第4项之方法,其中在制成凹部及贴附黏带的步骤之间,更包含在该基框整体表面上形成一金属膜的步骤。7.一种制造引线框的方法,包含下列步骤:藉使用在一金属板的两面上图案化成预定形状的阻抗剂,并同时蚀刻金属板的两面,而来制成一基框,其具有一晶片接垫的阵列可供各半导体元件装设于上,及多数的引线连结于所对应的晶片接垫,而呈梳齿状向外延伸;并同时在该基框之一表面上对应于该等引线连结该晶片接垫的部位处来形成凹部;贴附一黏带于该基框设有该等凹部的表面上;及切割该等引线设有凹部的部份。8.如申请专利范围第7项之方法,更包含下列步骤:在制成一基框的步骤中制成多数的支条,而使该各支条的一端连结于该基框之一外框部份,且其另一端连结于所对应的晶片接垫;在制成凹部的步骤中,藉着半蚀刻由该基框之一表面上,于当基框最后被分割成各半导体装置时会由其外框部份被切除的各支条部份处来制成额外增多的凹部;及在贴附一黏带的步骤之后,切割该等支条设有额外增多的凹部之部份。9.如申请专利范围第7项之方法,其中在制成凹部及贴附黏带的步骤之间,更包含在该基框整体表面上形成一金属膜的步骤。10.一种使用申请专利范围第1或2项中之引线框的半导体装置之制造方法,包含下列步骤:在该引线框的各晶圆接垫上装设半导体元件;以接线将该等半导体元件的电极电连接于该引线框之各对应的引线;以成型树脂由该引线框装设该等半导体元件的表面来密封半导体元件、接线、及引线等;剥除该黏带;及沿着个别包含对应于各晶片接垫之多数引线的区域之外周缘来切割被成型树脂所密封的引线框,而来形成各半导体装置。11.如申请专利范围第10项之方法,其中以成型树脂来密封的步骤系以大量成型来进行,即将该引线框设有该等半导体元件的整个表面以树脂来密封。图式简单说明:第1A与1B图为一习知引线框的结构示意图;第2A与2B图为本发明一实施例之引线框的结构示意图;第3A与3E图为第2A与2B图的引线框一制程之例的截面图(部份平面剖视图);第4A与4C图为第2A与2B图的引线框另一制程之例的截面图;第5图为一截面图示出使用第2A与2B图之引线框的半导体元件之例;第6A与6E图为第5图之半导体元件的制程截面图;及第7图为本发明另一实施例的引线框的平面结构示意图。
地址 日本