| 主权项 |
1.一种制造一相移罩幕之方法,包括:提供一基底,该基底系透明的;以及利用一几何图案定义该基底之图案,该几何图案系包括一相位边缘及接近该相位边缘之至少一辅助相位边缘,其中藉由罩幕以图案定义半导体晶圆所产生的图案,其系包含相位边缘形成的一特征及每一该至少一辅助相位边缘形成的一特征,其中,该辅助相位边缘系用以改善半导体晶圆上由该相位边缘所形成之特征之解析度。2.如申请专利范围第1项所述之方法,其中,定义该基底之步骤系包括:定义放置于该相位边缘任意侧边之一辅助相位边缘的图案。3.如申请专利范围第2项所述之方法,其中,定义该基底之步骤系包括:定义与该相位边缘间隔相同距离之该等辅助相位边缘的图案。4.如申请专利范围第3项所述之方法,其中,定义该基底之步骤系包括:定义与该相位边缘间隔200nm至400nm间距离之该等辅助相位边缘的图案。5.如申请专利范围第1项所述之方法,其中,提供一基底之步骤系包括:提供一石英基底。6.如申请专利范围第1项所述之方法,更包括:在该基底上方沈积一不透明层;以及定义该不透明层之图案。7.如申请专利范围第6项所述之方法,其中,沈积一不透明层之步骤系包括:沈积铬。8.如申请专利范围第1项所述之方法,其中,定义该基底之步骤系包括:利用具有一第一厚度之区域及具有一第二厚度之区域以定义该基底之图案,其中,在该等第一及第二厚度区域间之相位平移系一百八十度,其中,该等相位边缘及辅助相位边缘系位于该等第一及第二厚度区域之一交叉处。9.一种相移罩幕,包括:一基底,其允许光线穿透,该基底系包括一几何图案,该几何图案系包括一相位边缘及接近该相位边缘之至少一辅助相位边缘,其中藉由罩幕以图案定义之半导体晶圆只有一图案,其系包含相位边缘形成的一特征及每一该至少一辅助相位边缘形成的一特征。10.如申请专利范围第9项所述之相移罩幕,其中,该基底系包括接近该相位边缘之一第一辅助相位边缘及接近该相位边缘之一第二辅助相位边缘,该相位边缘系位于该等第一及第二辅助相位边缘之间。11.如申请专利范围第10项所述之相移罩幕,其中,该等第一及第二辅助相位边缘系与该相位边缘间隔相同距离,其中,该等第一及第二辅助相位边缘系用以改善由该相位边缘以图案定义之特征之之解析度。12.如申请专利范围第11项所述之相移罩幕,其中,该等第一及第二辅助相位边缘系与该相位边缘间隔大约200nm至400nm间之距离。13.如申请专利范围第9项所述之相移罩幕,其中,该基底系包括:一第一区域,其具有一第一厚度;一第二区域,其具有一第二厚度且毗邻该第一区域,其中,该第一及第二区域之交叉处系包括一辅助相位边缘;以及一第三区域,毗邻该第二区域,该第三区域系具有该第一厚度,其中,该等第二及第三区域之交叉处系包括该相位边缘。14.如申请专利范围第13项所述之相移罩幕,其中,该基底系包括:一第四区域,毗邻该第三区域,该第四区域系具有该第二厚度,其中,该等第三及第四区域之交叉处系包括一辅助相位边缘。15.如申请专利范围第14项所述之相移罩幕,更包括:一第一不透明区域,其毗邻该第一区域;以及一第二不透明区域,其毗邻该第四区域。16.如申请专利范围第15项所述之相移罩幕,其中,该等第一及第二不透明区域系包括铬。17.如申请专利范围第14项所述之相移罩幕,其中,该等基底第一厚度区域相较于该等基底第二厚度区域所传输之光线,系传输相位平移一百八十度之光线。18.如申请专利范围第9项所述之相移罩幕,其中,该基底系包括一石英基底。19.一种制造一半导体元件之方法,包括:提供一半导体晶圆;在该半导体晶圆表面沈积一抗蚀层;照明该抗蚀层之部分,藉以保留至少一第一照明抗蚀部分、紧接该第一照明抗蚀部分之一第一非照明抗蚀部分、紧邻该第一非照明抗蚀部分之一第二照明抗蚀部分、紧邻该第二照明抗蚀部分之一第二非照明抗蚀部分、以及紧邻该第二非照明抗蚀部分之一第三照明抗蚀部分;移除至少该等第一、第二、及第三照明抗蚀部分;移除至少该第一非照明抗蚀部分;以及藉由该第二非照明抗蚀部分作用于该半导体晶圆上,其中,该抗蚀层之照明部分系包括该抗蚀层通过一相移罩幕之照明部分,该相移罩幕系包括一基底,该基底系用以允许光线穿透,该基底系包括一几何图案,该几何图案系包括一相位边缘及接近该相位边缘之至少一第一辅助相位边缘,其中,该相位边缘系形成第二非照明抗蚀部分,其中该第一辅助相位边缘系形成该第一非照明抗蚀部分,其中该第一辅助相位边缘系用以改善该第二非照明抗蚀部分之解析度。20.如申请专利范围第19项所述之方法,其中,该相移罩幕几何图案系包括一接近该相位边缘之一第二辅助相位边缘,其中,该抗蚀层之照明部分亦保留紧邻该第三照明抗蚀部分之一第三非照明抗蚀部分、及紧邻该第三非照明抗蚀部分之一第四照明抗蚀部分,其中,该第二辅助相位边缘系形成该第三非照明抗蚀部分,该方法更包括:移除该第四照明抗蚀部分;以及在作用于该半导体晶圆后,移除该第三非照明抗蚀部分,其中,该第二辅助相位边缘系用以改善该第二非照明抗蚀部分之解析度。21.如申请专利范围第19项所述之方法,其中,移除该等照明抗蚀部分及移除该等非照明抗蚀部分之步骤系包括个别之步骤。22.如申请专利范围第19项所述之方法,其中作用于该半导体晶圆之步骤包括:以该抗蚀层做为一罩幕,定义该半导体晶圆之图案。23.如申请专利范围第19项所述之方法,其中,提供一相移罩幕之步骤系包括:提供一相移罩幕,其包括具有一第一厚度之区域及具有一第二厚度之区域之一基底,其中,该等第一及第二厚度区域之相位平移系一百八十度,其中,该等相位边缘及第一辅助相位边缘系位于该等第一及第二厚度区域之交叉处。24.如申请专利范围第23项所述之方法,其中,提供一相移罩幕之步骤系包括:提供一相移罩幕,其包括具有二辅助相位边缘之一基底,该等辅助相位边缘之一系放置于该相位边缘之任意边侧。25.如申请专利范围第24项所述之方法,其中,提供一相移罩幕之步骤系包括:提供一相移罩幕,其包括二辅助相位边缘,分别与该相位边缘间隔相同距离。26.如申请专利范围第27项所述之方法,其中,提供一相移罩幕之步骤系包括:提供一相移罩幕,其包括具有辅助相位边缘之一基底,该等辅助相位边缘系放置于与该相位边缘间隔200nm至400nm间之距离。27.如申请专利范围第19项所述之方法,其中,制造一半导体元件之步骤系包括:制造一动态随机存取记忆体(DRAM)。28.一种以图案定义半导体晶圆实体层之图案的方法,包括:提供一罩幕,其具有一第一透明部分,一第二透明部分且毗邻该第一透明部分,一第三透明部分且毗邻该第二透明部分,及一第四透明部分且毗邻该第三透明部分,该第一和第三透明部分具有一第一相移,该第二和第四透明部分具有一第二相移;提供一半导体晶圆,其具有一实体层形成于其上;形成一抗蚀层于该半导体晶圆之实体层上;照射能量至半导体晶圆之抗蚀层,其系透过罩幕以形成照明抗蚀区域及非照明抗蚀区域,其中非照明抗蚀区域包含第一部份,其相当于边缘,其系介于罩幕第一透明部分及罩幕第二透明部分之间,及一第二部分,其相当于边缘,其系介于罩幕第二透明部分及罩幕第三透明部分之间,及一第三部分,其相当于边缘,其系介于罩幕第三透明部分及罩幕第四透明部分之间;移除该半导体晶圆上之该照明抗蚀区域;移除该半导体晶圆上之该第一及第三抗蚀部分;作用于该半导体晶圆上之该实体层,其系利用第二抗蚀部分当作罩幕;以及移除该半导体晶圆上之该第二抗蚀部分。29.如申请专利范围第28项所述之方法,其中,提供一罩幕系包括:一第一不透明部分,其毗邻该第一透明部分;以及一第二不透明部分,其毗邻该第四透明部分。30.如申请专利范围第28项所述之方法,其中,提供一罩幕系包括:一第一和第三透明部分,其具有一第一厚度;以及一第二和第四透明部分,其具有一第二厚度。31.如申请专利范围第28项所述之方法,其中,该罩幕在该第一相移区域及该第二相移区域间之相位平移系一百八十度。图式简单说明:第一图系介绍一个习知技艺微影罩幕的一个剖面图;第二图系介绍一个习知技艺交变相移罩幕的一个剖面图;第三图系介绍这个习知技艺相移罩幕及这个习知技艺交变相移罩幕的光线密度的一个图表;第四图系表示一个交变相移罩幕所导致的光线密度分布曲线,其中,这个交变相移罩幕系需要移除过量抗蚀层;第五图A系表示一个习知技艺交变相移罩幕的一个剖面图,其中,这个交变相移罩幕系具有一个单一相位边缘;第五图B系表示这个习知技艺交变相移罩幕的一个俯视图,其中,这个交变相移罩幕系具有一个相位边缘;第五图C系介绍第五图A及第五图B中那个习知技艺交变相移罩幕的一个光线密度曲线的一个图表;第五图D系介绍在一个半导体晶圆表面抗蚀层的一个剖面图,其中,这个抗蚀层的图案系利用这些习知技艺交变相移罩幕加以定义;第六图A系表示根据本发明的一个较佳实施例的一个交变相移罩幕的一个剖面图,其中,这个交变相移罩幕系具有一个主要相位边缘及两个相位边缘;第六图B表示根据本发明的一个较佳实施例的这个交变相移罩幕的一个俯视图,其中,这个交变相移罩幕系具有一个主要相位边缘及两个辅助相位边缘;第六图C系介绍这个交变相移罩幕的一个较佳实施例的光线密度曲线的一个图表;以及第六图D系介绍一个半导体晶圆的一个剖面图,其中,这个半导体晶圆系具有一个抗蚀层,这个抗蚀层的图案系利用根据本发明的一个较佳实施例的这个交变相移罩幕加以定义。 |
