发明名称 | 带有漏电流截止电路的半导体集成电路 | ||
摘要 | 在本发明的半导体集成电路中,逻辑电路块的多个电源端点通过漏电流截止电路被连接到实际电源线。当逻辑电路块要被激活时,延迟控制电路控制漏电流截止电路,把电源端点以事先确定的时间延迟连接到实际电源线。因而,当逻辑电路块被激活时,实际电源线的电压降落能够被降低到一个小的数值,而由于电源噪声引起的处于激活状态的其他逻辑电路块的误操作能够被防止。 | ||
申请公布号 | CN1449112A | 申请公布日期 | 2003.10.15 |
申请号 | CN03108282.3 | 申请日期 | 2003.03.27 |
申请人 | 富士通株式会社 | 发明人 | 宫城觉 |
分类号 | H03K17/00;H01L27/00 | 主分类号 | H03K17/00 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
主权项 | 1.一种半导体集成电路,包括:一第一电源线,对它提供第一电势;一逻辑电路块,它包括有第一阈值电压的第一晶体管,以及多个第一电源端点;一第一漏电流截止电路,它是在第一电源线和逻辑电路块之间提供的,且包括具有第二阈值电压的第二晶体管,此第二阈值电压大于第一阈值电压,所述第一漏电流截止电路把第一电源线和多个第一电源端点电连接或断开;以及一第一延迟控制电路,当逻辑电路块被激活时,该控制电路控制漏电流截止电路,以事先确定的时间延迟,顺序地把第一电源线和各个第一电源端点连接起来。 | ||
地址 | 日本神奈川 |