非易失性半导体存储器件及其中使用的数据擦除控制方法

摘要

存储单元阵列被分成左单元阵列1L和右单元阵列1R。各单元阵列包括多个存储块。数据擦除是由擦除控制电路8根据输入指令寄存器4的擦除指令标记和输入地址寄存器5的地址顺序控制的。对于左、右单元阵列1L和1R的选择存储块进行批量擦除。在数据擦除之后，同时对左、右单元阵列1L和1R并行地检索擦除存储块，进行验证操作。由此，在数据擦除之后为验证操作进行的检索选择存储块所需的时间缩短了，这样进行整个数据擦除的时间就缩短了。

主权项

1.一种非易失性半导体存储器件，包括：存储单元阵列，它被分成多个单元阵列区域，每个区域包括多个存储块，每个所述存储块中设置有电可重写的非易失性存储单元；数据擦除部分，用于选择所述存储单元阵列的一个或多个所述存储块作为要被擦除的擦除存储块，以对选择存储块中的数据进行批量擦除；擦除信息保持部分，它设置在所述存储单元阵列的每个所述存储块中，用于保持表示所述存储块是否为所述擦除存储块之一的擦除信息；检索部分，用于对每个所述存储块顺序地阅读由所述多个单元阵列区域的每个区域中的所述擦除信息保持部分保持的所述擦除信息，以检测所述擦除存储块，当所述检索部分从所述擦除信息保持部分阅读所述擦除信息时，所述检索部分为各所述单元阵列区域中的每个所述存储块同时阅读所述擦除信息；和擦除验证部分，用于对由所述检索部分检测的所述擦除存储块进行擦除验证，以确认所述存储单元的擦除状态，所述擦除验证部分时擦除不充分的所述擦除存储块重复数据擦除操作，并且所述擦除验证部分对由所述检索部分根据同时阅读的所述擦除信息检测的所述擦除存储块并行地进行所述擦除验证。