半导体存储器

摘要

改善了使用多个门电路进行复杂控制的写入地址产生器并缩小版图面积的半导体存储器，在具有多个输入口的FIFO半导体存储器中，具备：具有1W1R单元的m字×n位×2的存储阵列MARRAY，用移位寄存器构成的写入地址产生器WAG，具有1W1R单元的m字×2位的有效位VB，有效位用写入缓冲器WDBV，有效位用读出放大器SAV，判定读出数据有效的读出控制RCTL，已设有控制读出地址的更新电路的读出地址产生器RAG。

主权项

1.具有多个输入口的先入先出半导体存储器，包括：存储单元阵列(MARRAY)；产生写入到上述存储单元阵列中的连续地址的写入地址产生器(WAG)；有效寄存器(VB)；向有效寄存器中写入有效位的写入缓冲器(WDBV)；产生上述存储单元阵列的读出地址的读出地址产生器(RAG)；根据从上述有效寄存器中读出的有效位，判断从上述存储单元阵列中读出的数据的有效性的读出控制装置(RCTL)，其中所述存储单元阵列为具有1W1R单元的m字×n位×2的存储阵列，所述有效寄存器为m字×2位，以及所述写入地址产生器具有移位寄存器。