| 主权项 |
1.一种记忆体单元,包含:一个具有一个闸极、一个汲极、一个源极,及一个背平面闸极之电晶体;及一个具有第一及第二电极之电容器,其中该电晶体之该背平面闸极被连接至该电容器之该第一电极。2.如申请专利范围第1项之记忆体单元,其中该电晶体之该源极也被连接至该电容器之该第一电极。3.如申请专利范围第2项之记忆体单元,其中该电晶体之该闸极被连接至一个字元列,且该电晶体之该汲极被连接至一个位元列。4.如申请专利范围第1项之记忆体单元,其中该电容器被放置于该电晶体之下。5.如申请专利范围第1项之记忆体单元,其中该电容器是一个被形成于该基质内之壕沟型电容器。6.如申请专利范围第1项之记忆体单元,其中该电容器是一个被形成于该基质上之堆叠型电容器。7.如申请专利范围第1项之记忆体单元,其中该电晶体之该背平面闸极是由带有氧化物之钨或矽所形成。8.如申请专利范围第1项之记忆体单元,其中一个电介质或铁电物质被放置于该电容器之第一及第二极板之间。9.一种半导体记忆体装置,包含:多个以矩阵之行列配置的记忆体单元;多个位元列,各被连接至该记忆体单元之某一列;及多个字元列,各被连接至该记忆体单元之某一行,其中该记忆体单元至少一个包括:一个具有一个闸极、一个汲极、一个源极,及一个背平面闸极之电晶体;及一个具有第一及第二电极之电容器,该电晶体之该背平面闸极被连接至该电容器之该第一电极。10.如申请专利范围第9项之半导体记忆体装置,其中于该至少一个记忆体单元中,该电晶体之该源极也被连接至该电容器之该第一电极。11.如申请专利范围第10项之半导体记忆体装置,其中于该至少一个记忆体单元中,该电晶体之该闸极被连接至一个字元列,且该电晶体之该汲极被连接至一个位元列。12.如申请专利范围第9项之半导体记忆体装置,其中于该至少一个记忆体单元中,其中该电容器被放置于该电晶体之下。13.如申请专利范围第9项之半导体记忆体装置,其中于该至少一个记忆体单元中,其中该电容器是一个被形成于该基质内之壕沟型电容器。14.如申请专利范围第9项之半导体记忆体装置,其中于该至少一个记忆体单元中,其中该电容器是一个被形成于该基质上之堆叠型电容器。15.如申请专利范围第9项之半导体记忆体装置,其中于该至少一个记忆体单元中,其中该电晶体之该背平面闸极是由带有氧化物之钨或矽所形成。16.如申请专利范围第9项之半导体记忆体装置,其中于该至少一个记忆体单元中,其中一个电介质或铁电物质被放置于该电容器之第一及第二极板之间。17.一种记忆体单元,包含:一个具有一个闸极、一个汲极、一个源极,及一个背平面闸极之电晶体;及一个具有第一及第二电极之电容器,该第一电极被连接至该电晶体之该源极,其中该背平面闸极改变该电晶体之临限电压以回应储存于该电容器上之电荷。18.如申请专利范围第17项之记忆体单元,其中该电容器之第一电极也被连接至该背平面闸极。19.如申请专利范围第17项之记忆体单元,其中该电容器是一个位于该电晶体下之壕沟型电容器。20.如申请专利范围第17项之记忆体单元,其中该电容器是一个被形成于该基质上之堆叠型电容器。图式简单说明:图1是显示根据本发明之一个第一具体实施例的记忆体装置之一部分之一个横截面图;图2是显示根据本发明之一个第二具体实施例的记忆体装置之一部分之一个横截面图;图3是显示根据本发明之一个较佳具体实施例在一记忆体装置内的泄漏电流特性的一个曲线图;图4(a)至4(g)是显示形成如图1所示该型态记忆体装置的一个过程的图式;及图5(a)至5(g)是显示形成如图2所示该型态记忆体装置的一个过程的图式。 |
