| 主权项 |
1.一种叠合型电子元件,绝缘体层与线圈用导体图案被叠合于叠层体内而形成线圈图案,该线圈图案之引出端与形成于叠合体之端面之外部电极相连接,其特征为:该线圈图案系由形成于第1绝缘体层表面之线圈用导体图案所构成,俾使其两端位于该绝缘体层相对之端面附近而不致由该绝缘体层之端面露出,在叠合于该绝缘体层之第2绝缘体层形成一对引出用电极,俾使一边之端部露出绝缘体层之端面,该线圈用导体图案之端部与该引出用电极分别藉由通孔连接,而该引出用电极之端部被连接到外部电极。2.如申请专利范围第1项之叠合型电子元件,其中上述1对引出用电极形成于同一绝缘体层之表面。3.如申请专利范围第1项之叠合型电子元件,其中上述1对引出用电极形成于不同绝缘体层之表面。4.一种叠合型电子元件,绝缘体层与线圈用导体图案被叠合于叠层体内而形成线圈图案,该线圈图案之引出端与形成于叠合体之端面之外部电极相连接,其特征为:该线圈图案系将绝缘体层间之线圈用导体图案连接成螺旋状而形成,构成该线圈图案之端部之线圈用导体图案系形成于第1绝缘体层之表面,俾使其端部不致由该绝缘体层之端面露出,在叠合于该第1绝缘体层之第2绝缘体层形成引出用电极,俾使一边之端部露出绝缘体层之端面,该线圈用导体图案之端部与该引出用电极系经由通孔连接,而该引出用电极之端部系连接到外部电极。图式简单说明:第1图为表示本发明之叠合型电子元件之第1实施例之剖面图。第2图为由顶面透视第1图之顶面透视图。第3图为表示本发明之叠合型电子元件之第1实施例之制造过程之顶面透视图。第4图为表示本发明之叠合型电子元件之第2实施例之剖面图。第5图为表示本发明之叠合型电子元件之第3实施例之剖面图。第6图为表示本发明之叠合型电子元件与习知之叠合型电子元件之特性之特性图。第7图为习知之叠合型电子元件剖面图。第8图为由顶面透视第7图之顶面透视图。第9图为表示习知之叠合型电子元件之制造程序之顶面透视图。 |
