发明名称 Ein Verfahren zum Optimieren von integrierten Hochleistungs-CMOS-Schaltungsentwürfen hinsichtlich Leistungsverbrauch und Geschwindigkeit unter Verwendung von globalen und gierigen Optimierungen in Kombination
摘要 Ein Verfahren zum Optimieren von Geschwindigkeit und Leistungsverbrauch einer integrierten Schaltung, die zumindest einen Weg aufweist, der zumindest ein Gatter aufweist, umfaßt das Erzeugen eines Elternzustandes, der eine Partition des integrierten Schaltungsentwurfs darstellt. Jedes Bauelement in dem Elternzustand weist ferner zugeordnete Bauelementgrößeninformationen und Bauelementtypinformationen auf. Eine Population von individuellen Zuständen wird aus zumindest einem Elternzustand erzeugt. Diese individuellen Zustände werden nach Zeitgebung und Leistungsverbrauch eingestuft. Individuelle Überlebenszustände der Population werden, basierend auf Einstufungen jedes Zustands der Population, bestimmt. Die Schritte des Erzeugens der Population individueller Zustände, Einstufungszustände und das Bestimmen von überlebenden Zuständen wird nach Bedarf wiederholt. Überlebende Zustände werden dann ferner mit einer gierigen Suche optimiert, und ein bester überlebender individueller Zustand wird als ein optimierter Zustand jeder Partition ausgewählt. Die Integrierte-Schaltung-Netzliste wird eingestellt, um dem optimierten Zustand zu entsprechen.
申请公布号 DE10307268(A1) 申请公布日期 2003.10.09
申请号 DE20031007268 申请日期 2003.02.20
申请人 HEWLETT-PACKARD CO. (N.D.GES.D.STAATES DELAWARE), PALO ALTO 发明人 CHEN, THOMAS W.
分类号 G06F9/45;G06F17/50;(IPC1-7):G06F17/50 主分类号 G06F9/45
代理机构 代理人
主权项
地址