发明名称 | 控制芯片组之间总线的判优方法 | ||
摘要 | 控制芯片组与其间的数据事务方法,控制芯片组中各控制芯片内部队列的数据缓冲器具有固定大小与数量,且芯片间发出读写确认命令的顺序全依照发出读写命令的顺序回应,使控制芯片完全可掌握另一控制芯片内部队列中缓冲器的使用情形。控制芯片组间的总线的判优方法,设定某一控制芯片平常掌握芯片间总线的控制权,另一控制芯片享有较高的总线优先权,搭配无等待周期的芯片间总线规格。使控制芯片组数据事务效能提高,简化控制芯片组内信号线的种类与数量。 | ||
申请公布号 | CN1123833C | 申请公布日期 | 2003.10.08 |
申请号 | CN99125635.2 | 申请日期 | 1999.12.28 |
申请人 | 威盛电子股份有限公司 | 发明人 | 赖瑾;蔡兆爵;彭盛昌;蔡奇哲 |
分类号 | G06F13/16 | 主分类号 | G06F13/16 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 黄敏 |
主权项 | 1.一种控制芯片组之间总线的判优方法,该控制芯片组包括一第一控制芯片及一第二控制芯片,该第一与该第二控制芯片通过一芯片间总线互相传送数据,该芯片间总线包括一共用双向总线,该判优方法包括下列步骤:当该第二控制芯片需使用该芯片间总线时,该第二控制芯片发出一总线要求信号;当该第一控制芯片检测到该总线要求信号时,如该第一控制芯片没有使用该共用双向总线,则该第一控制芯片不驱动该共用双向总线,如该第一控制芯片正使用该共用双向总线,则在完成目前的总线命令后,立即不驱动该共用双向总线;当该第二控制芯片未检测到该第一控制芯片使用该芯片间总线时,该第二控制芯片等待一预定周期后,驱动该芯片间总线;以及当该第二控制芯片检测到该第一控制芯片使用该芯片间总线时,该第二控制芯片依据该第一控制芯片正执行的总线命令与其所需的时钟脉冲数,在该第一控制芯片完成正执行的总线命令,并等待一转变周期后,驱动该芯片间总线。 | ||
地址 | 台湾省台北县新店市 |