计算采样相位误差的计算电路

摘要

一种计算电路，用于计算判定反馈时钟相位校准电路的采样相位误差信号，具有：第一延迟单元链，具有多个串联的延迟单元，用于延迟判决装置的数字估计a_k；第二延迟单元链，具有多个串联的延迟单元，用于延迟均衡信号(z_k，e_k)；乘法器阵列，包括多个以矩阵形式排列的乘法器并将未延迟的数字估计a_k和第一延迟单元链的所有延迟单元的延迟估计乘以均衡信号(z_k，e_k)和第二延迟单元链的所有延迟单元的延迟输出信号，以便产生乘积信号；加权电路，将乘法器阵列产生的乘积信号乘以可调的权重系数(b_i，j)；和加法器，将加权电路加权的乘积信号加至由计算电路信号输出端输出的采样相位误差信号(V_k)上。

主权项

1.一种用于计算判定反馈时钟相位校准电路的采样相位误差信号的计算电路，其特征在于，具有：(a)第一延迟单元链(31)，其具有多个串联的延迟单元，用于延迟判决装置的数字估计k；(b)第二延迟单元链(32)，其具有多个串联的延迟单元，用于延迟均衡信号(zk，ek)；(c)乘法器阵列(33)，其包括多个以矩阵形式排列的乘法器，并将未延迟的数字估计k和第一延迟单元链(31)的所有延迟单元的延迟估计乘以均衡信号(zk，ek)和第二延迟单元链(32)的所有延迟单元的延迟输出信号，以便产生乘积信号；(d)加权电路(39)，其将乘法器阵列产生的乘积信号乘以可调的权重系数(bi，j)；以及具有(e)加法器(41)，其将加权电路(39)加权的乘积信号加至由计算电路(1)信号输出端(24)输出的采样相位误差信号(Vk)上。