在数字信号接收器中选择性地转换时钟频率的装置

摘要

一种在数字信号接收器中选择性地转换时钟频率的装置，包括：第一锁相环(PLL)；第二锁相环；切换部分，按照预定控制信号从一个所述锁相环中选择时钟频率；控制器，控制切换部分，以选择和输出对应于输入数字信号的帧速率的时钟频率。所述帧速率被检测，并且对应于检测后的帧速率的时钟频率仅被提供到用于相应信号处理的块。此外，当输入模拟NTSC信号时，相应时钟频率仅被提供到与相应信号处理有关的块。因此可防止视频信号处理中的遗漏和冗余。

主权项

1.一种在数字信号接收器中选择性地转换时钟频率的装置，包括：第一锁相环(PLL)，用于产生第一时钟频率，和第二锁相环，用于产生第二时钟频率，其特征在于：所述第一锁相环和所述第二锁相环并联；切换部分，用于按照预定控制信号从所述第一和第二锁相环中的一个锁相环中选择一时钟频率；及控制器，用于控制所述切换部分，以便选择和输出对应于输入数字信号的帧速率的时钟频率。