| 摘要 |
<p>L'invention concerne un circuit d'interface d'adresse asynchrone (100) et un procédé permettant de convertir le changement d'adresse prévu de manière aléatoire sans restriction de signaux d'adresse mémoire dans des événements d'adresse prévus sur lesquels peut être fondée le déclenchement d'une séquence d'événements d'accès à la mémoire. Le circuit d'interface d'adresse déclenche une séquence de retard (106) en fonction d'une impulsion de détection de changement d'adresse. Dans le cas où une nouvelle impulsion de détection de changement d'adresse est reçue avant la fin de la séquence de retard, la séquence de retard (106) est remise à zéro et redémarrée sur la nouvelle impulsion de détection de changement d'adresse. La séquence des événements d'accès à la mémoire est déclenchée en réaction à l'achèvement de la séquence de retard.</p> |
