| 主权项 |
1.一种电源供应器电路,包含:一第一电晶体,系用以接收一DC电压并产生一内部电源供应电压;一箝制电路,系连接至该第一电晶体,其中当该DC电压为一过度电压时该箝制电路被启动以便箝制该内部电源供应电压在一小于该过度电压之预定电压;及一闸极电压控制电路,系连接至该第一电晶体与该箝制电路为了以一控制电压供应该电晶体之闸极,以至于当该箝制电路被启动时,该内部电源供应电压减少。2.如申请专利范围第1项之电源供应器电路,其中该第一电晶体系一p-通道MOS电晶体包含一连接至该DC电压的源极及一产生该内部电源供应电压之汲极,其中该箝制电路包含:齐纳二极体,当在该p-通道MOS电晶体之汲极的该内部电源供应电压视一过度电压时,其系导通的;及当该齐纳二极体是导通时所启动的一第二电晶体;并且其中该闸极电压控制电路包含一电流镜电路连接至该第二电晶体用以增加该p-通道MOS电晶体之闸极电位当该第二电晶能被启动时。3.如申请专利范围第1项之电源供应器电路,其中该箝制电路包含:一连接至该第一电晶体的第一二极体;一连接至该第一二极体的齐纳二极体;及一连接至该齐纳二极体的第一NPN电晶体;其中该电流镜电路包含:一第二NPN电晶体,具有一基极连接至该第一NPN电晶体之基极;及一对PNP电晶体当作一电流镜有关一流过该第二NPN电晶体之集极的电流。4.如申请专利范围第1项之电源供应器电路,更含:一步降二极体连接在该第一电晶体与该DC电压之间;及一开关电路平行连接至该步降二极体用以将该步降二极体短路当该DC电压为一正常电压时。5.如申请专利范围第1项之电源供应器电路,其中该箝制电路包含:一连接至该第一电晶体的第一NPN电晶体;一连接至该第一NPN电晶体之射极的第一二极体;及一连接至该第一二极体的齐纳二极体;其中该电流镜电路包含:一第二NPN电晶体,具有一连接至该第一NPN电晶体的基极及一连接至该齐纳二极体的射极;及一对PNP电晶体当作一电流镜有关一流过该第二NPN电晶体之集极的电流。6.如申请专利范围第1项之电源供应器电路,其中该箝制电路包含:一连接至该第一电晶健的第一二极体;一连接至该第一二极体的第一NPN电晶体;及一连接至该第一NPN电晶体之射极的齐纳二极体;其中该电流镜电路包含:一第二NPN电晶体,具有一连接至该第一NPN电晶体的基极及一连接至该齐纳二极体的射极;及一对PNP电晶体当作一电流镜有关一流过该第二NPN电晶体之集极的电流。7.一种电源供应器电路,包含:一p-通道MOS电晶体;一第一二极体、一齐纳二极体、及一第一NPN电晶体串联连接在该p-通道MOS电晶体与一预定电源供应器之间;一第二NPN电晶体,具有一连接至该第一NPN电晶体的基极;及一电流镜电路连接至该第二电晶体及该p-通道MOS电晶体。8.如申请专利范围第7项之电源供应器电路,更包含;一步降二极体连接在一p-通道MOS电晶体与一DC电压之间;及一开关电路平行连接至该步降二极体用以将该步降二极体短路当该DC电压为一正常电压时。9.如申请专利范围第7项之电源供应器电路,其中该第一NPN电晶体系连接至该p-通道MOS电晶体,并且该齐纳二极体系经由该第一二极体连接至该第一及第二NPN电晶体之射极。10.如申请专利范围第7项之电源供应器电路,其中该第一NPN电晶体系经由该第一二极体连接至该p-通道MOS电晶体,并且该齐纳二极体系连接至该第一及第二NPN电晶体的射极。11.一种包含一电源供应器电路之半导体装置,该电源供应器电路包含:一第一电晶体,系用以接收一DC电压并产生一内部电源供应电压;一箝制电路,系连接至该第一电晶体,其中当该DC电压为一过度电压时,该箝制电路被启动并箝制该内部电源供应电压在一小于该过度电压之预定电压;及一闸极电压控制电路,系连接至该第一电晶体与该箝制电路为了供应该电晶体之闸极有一控制电压,以至于当该箝制电路被启动时,该内部电源供应电压减少。12.一种包含一电源供应器电路之半导体装置,该电源供应器电路包含:一p-通道MOS电晶体;一第一二极体、一齐纳二极体、及一第一NPN电晶体串联连接在该p-通道MOS电晶体与一预定电源供应器之间;一第二NPN电晶体,具有一连接至该第一NPN电晶体的基极;及一电流镜电路连接至该第二电晶位及该p-通道MOS电晶体。图式简单说明:第1图系一根据本发明第一实施例一电源供应器电路的概要方块图;第2图系一根据本发明第二实施例一电源供应器电路的概要电路图;第3图系一根据本发明第三实施例一电源供应器电路的概要电路图;第4图系一第3图该电源供应器电路的一开开信号产生电晶体路之概要电路图;第5图系一根据本发明第四实施例一电源供应器电路的概要电路图;及第6图系一根据本发明第五实施例一电源供应器电路的概要电路图。 |
