| 主权项 |
1.一种半导体晶圆之制造方法,其特征为,具有:一次研磨工程、光制研磨工程等复数段之研磨工程,在其一次研磨工程之后使用于该一次研磨工程用所使用之研磨布更硬研磨布进行修正研磨工程。2.如申请专利范围第1项之半导体晶圆之制造方法,其中于上述一次研磨工程所使用之研磨布之硬度为Asker-C硬度73-86,于上述修正研磨工程所使用之研磨布之硬度为Asker-C硬度80-98。3.如申请专利范围第1项或第2项之半导体晶圆之制造方法,其中将于上述一次研磨工程结束后残留于半导体晶圆表面之0.5mm以上波长之凹凸使其于上述修正研磨工程减低。4.如申请专利范围第1项或第2项之半导体晶圆之制造方法,其中于上述修正研磨工程所使用之研磨布,为对于不织布浸渍尿烷树脂之高硬度研磨布或化学反应发泡体之研磨布。5.如申请专利范围第3项之半导体晶圆之制造方法,其中于上述修正研磨工程所使用之研磨布,为对于不织布浸渍尿烷树脂之高硬度研磨布或化学反应发泡体之研磨布。6.如申请专利范围第1项或第2项之半导体晶圆之制造方法,其中上述复数段之研磨工程,为由:一次研磨工程、二次研磨工程及光制研磨工程所成,在该一次研磨工程之后附加修正研磨工程。7.如申请专利范围第3项之半导体晶圆之制造方法,其中上述复数段之研磨工程,为由:一次研磨工程、二次研磨工程及光制研磨工程所成,在该一次研磨工程之后附加修正研磨工程。8.如申请专利范围第4项之半导体晶圆之制造方法,其中上述复数段之研磨工程,为由:一次研磨工程、二次研磨工程及光制研磨工程所成,在该一次研磨工程之后附加修正研磨工程。9.如申请专利范围第5项之半导体晶圆之制造方法,其中上述复数段之研磨工程,为由:一次研磨工程、二次研磨工程及光制研磨工程所成,在该一次研磨工程之后附加修正研磨工程。10.一种半导体晶圆,其特征为:将半导体晶圆表面以0.5mm角区域评价时,在P-V値为15nm以上之区域之该半导体晶圆面内之占有率为未满0.01%。11.如申请专利范围第10项之半导体晶圆,其中上述半导体晶圆表面以2.0 mm角区域评价时,在P-V値为20nm以上之区域之该半导体晶圆面内之占有率为未满0.15%。12.如申请专利范围第10项或第11项之半导体晶圆,其中上述半导体晶圆表面以10.0mm角区域评价时,在P-V値为50nm以上之区域之该半导体晶圆面内之占有率为未满0.15%。图式简单说明:第1图系表示本发明之半导体晶圆之制造方法之工程顺序一例之流程图。第2图系表示于本发明方法之研磨工程之晶圆表面状态之变化之说明图。第3图系表示于本发明方法之修正研磨工程一例之说明图。第4图系表示于本发明方法之修正研磨工程另例之说明图。第5图系表示于实施例1及比较例1之晶圆表面10.0mm角内之P-V値与占有率关系之图表。第6图系表示于实施例1及比较例1之晶圆表面2.0mm角内之P-V値与占有率关系之图表。第7图系表示于实施例1及比较例1之晶圆表面0.5mm角内之P-V値与占有率关系之图表。第8图系表示习知之半导体晶圆之制造方法之工程顺序一例之流程图。第9图系表示于习知研磨工程之晶圆之表面状态变化之说明图。第10图系以图案表示于一次研磨工程之晶圆之研磨状态之说明图。第11图系以图案表示于习知研磨工程之一次研磨后之晶圆与光制研磨后之晶圆表面状态之说明图。第12图系以图案表示于膜研磨加工之晶圆表面之膜状态之说明图,(a)系表示研磨加前,(b)系表示研磨加工后。第13图系表示研磨装置构造之侧面性说明图。 |
