| 主权项 |
1.一种半导体检查系统,用来检查半导体积体电路装置(50)之半导体检查系统(100),其包含:半导体检查装置(1);插座基板(30),为可供当执行检查时载置上述半导体积体电路装置(50);辅助检查装置(200),为载置于上述插座基板上(30)而上述辅助检查装置(200),系更包含:接收电路(FF1.FF2),为接收输出自上述半导体检查装置的多数写入信号;时序调整电路(FF1.FF2),为调整上述多数写入信号的时序;输出电路(FF1.FF2),为经过上述时序调整电路予以调整的写入信号输出至上述半导体积体电路装置上;输出入端子(201),为供进行上述写入信号的输出入。2.如申请专利范围第1项之半导体检查系统,其中,上述辅助检查装置(200),系更包含判定电路(CP1.CP2),其为判定自接收上述写入信号的上述半导体积体电路装置(50)所输出的信号是否成为预定信号。3.如申请专利范围第1项之半导体检查系统,其中,上述辅助检查装置(200),系在具有与上述半导体积体电路装置(50)相同规格之另一半导体积体电路装置(52)内所包含。4.如申请专利范围第1项之半导体检查系统,其中,上述半导体检查系统,系包含IC插座(65);上述辅助检查装置(200),系包含在上述IC插座(65)上;上述IC插座(65),系包含:弹簧构件(67),其为能使上述辅助检查装置(200)的输出入端子(200)和与上述辅助检查装置的输出入端子相对应的上述半导体积体电路装置(50)的输出入端子(51)以导电性地予以连接;上述半导体积体电路装置(50),系介由上述IC插座(65)连接至上述插座基板(30)上。5.一种半导体检查系统,用来检查半导体积体电路装置(50)之半导体检查系统(150),其包含:半导体检查装置(2);插座基板(30),为可供当执行检查时载置上述半导体积体电路装置;辅助检查装置(300),为载置于上述插座基板(30)上;上述辅助检查装置(300),系更包含:模式产生电路(110),为用来产生多数写入信号;判定电路(112),为判定自接收上述写入信号的上述半导体积体电路装置所输出的信号是否成为预定信号;输出入电路(111),为将上述写入信号输出至上述半导体积体电路装置上,且将来自于上述判定电路的判定结果输出至上述半导体检查装置上,更接收输出自上述半导体积体电路装置的信号。6.一种半导体检查方法,其为使用包含可供检查半导体积体电路装置(50)的半导体检查装置(1)和辅助检查装置(200)之半导体检查系统(100),系包含:将上述辅助检查装置(200)和上述半导体积体电路装置(50)设置于同一插座基板(30)上之步骤;上述半导体检查装置(1)对于上述辅助检查装置(200)输出多数写入信号之步骤;上述辅助检查装置(200)进行上述多数写入信号的时序调整之步骤;上述半导体积体电路装置(50)接收经调整的时序信号之步骤。7.如申请专利范围第6项之半导体检查方法,其中,上述半导体检查方法,系更包含:上述半导体积体电路装置(50)回应上述写入信号,以输出信号之步骤;上述辅助检查装置(200)接收输出自上述半导体积体电路装置(50)的信号之步骤;上述辅助检查装置(200),判定输出自上述半导体积体电路装置(50)的信号是否成为预定信号之步骤。8.如申请专利范围第6项之半导体检查方法,其中,将上述辅助检查装置(200)和上述半导体积体电路装置(50)均设置于同一插座基板(30)上之步骤,系更包含:将上述辅助检查装置(200)设置于上述插座基板(30)的一方表面上之辅助检查装置设置步骤;将上述半导体积体电路装置(50)设置于上述插座基板(30)的另一方表面上之半导体积体电路装置设置步骤;上述辅助检查装置设置步骤和上述半导体积体电路装置设置步骤,使上述辅助检查装置(200)的输出入端子(201),介由贯通孔(33)且对应于上述半导体积体电路装置(50)的输出入端子(51)而予以连接。9.如申请专利范围第8项之半导体检查方法,其中,上述将辅助检查装置(200)和上述半导体积体电路装置(50)均设置于同一插座基板(30)上之步骤,系更包含:使上述辅助检查装置(200)介由IC插座(63)而连接至上述插座基板(30)上之步骤;使上述半导体积体电路装置(50)介由IC插座(61)而连接至上述插座基板(30)上之步骤。10.如申请专利范围第6项之半导体检查方法,其中,上述将辅助检查装置(200)和上述半导体积体电路装置(50)均设置于同一插座基板(30)上之步骤,系包含:使上述半导体积体电路装置,介由包含上述辅助检查装置(200)的IC插座(65)而连接至上述插座基板(30)上之IC插座设置步骤;在上述IC插座设置步骤中,使上述半导体积体电路装置(50)的输出入端子(51)对应于上述IC插座(65)内的上述辅助检查装置(200)的输出入端子(201)而予以连接。11.一种半导体检查方法,其为使用包含可供检查半导体积体电路装置(50)的半导体检查装置(2)和辅助检查装置(300)之半导体检查系统(150),系包含:上述辅助检查装置(300)将上述写入信号输出至半导体积体电路装置(50)上之步骤;上述半导体积体电路装置(50)回应上述写入信号,以输出信号之步骤;上述辅助检查装置(300)接收输出自上述半导体积体电路装置(50)的信号之步骤;上述辅助检查装置(300)判定输出自上述半导体积体电路装置(50)的信号是否成为预定信号之步骤;上述辅助检查装置(300)将上述判定结果传送至上述半导体检查装置(2)上之步骤。12.一种半导体检查方法,其为使用可供检查半导体积体电路装置(50)的半导体检查装置(1),系包含:将上述半导体检查装置(1)之插座基板(30)的一方表面上设置上述半导体积体电路装置(50)之未检查品设置步骤;将具有与上述半导体积体电路装置(50)相同规格且被判定为良品的另一件半导体积体电路装置(45),设置于插座基板(30)的另一面上之良品设置步骤;上述半导体检查装置(1)将多数写入信号输出至上述半导体积体电路装置(50,45)上之步骤;回应上述写入信号,使上述半导体检查装置(1)接收产生于上述半导体积体电路装置(50)上的电源电流之步骤。13.如申请专利范围第12项之半导体检查方法,其中,上述未检查品设置步骤及良品设置步骤,均系包含使半导体积体电路装置(50,45)介由IC插座连接至上述插座基板上之步骤。图式简单说明:图1A为显示自半导体检查装置传送至半导体积体电路装置上的写入信号之时序图表。图1B为显示在使半导体积体电路装置为高频化时的写入信号之时序图表。图2A为显示自半导体积体电路装置传送至半导体检查装置上的读出信号之时序图表。图2B为显示在使半导体积体电路装置为高频化时的读出信号之时序图表。图3为显示第一实施形态的半导体检查系统的概略架构之方块图。图4为显示图3中的半导体检查装置1的装置本体10架构之方块图。图5为显示图3中的辅助检查装置200的架构之电路图。图6A为输入至辅助检查装置内的写入信号之时序图表。图6B为输出自辅助检查装置的写入信号之时序图表。图7为显示第二实施形态的半导体检查系统的概略架构之方块图。图8为使用半导体检查系统150对于被检查装置予以检查时其写入信号之时序图表。图9为显示第三实施形态的插座基板上的辅助检查装置和被检查装置之间的设置方法之模式图。图10为显示第三实施形态的插座基板上的辅助检查装置和被检查装置之间的另一设置方法之模式图。图11为显示被设置于插座基板30上的被检查装置50和辅助检查装置200之间的设置状况之模式图。图12为在第四实施形态的半导体检查系统中,显示设置于与被检查装置同一插座基板上的辅助检查装置的架构之模式图。图13为显示包含第五实施形态的辅助检查电路的半导体积体电路装置之方块图。图14为显示第六实施形态的半导体检查系统170架构之模式图。图15A为显示在使用半导体检查系统170予以检查时所产生的被检查装置50的读出信号和基准样品45的读出信号和电源电流之间关系之时序图表某一例。图15B为显示在使用半导体检查系统170予以检查时所产生的被检查装置50的读出信号和基准样品45的读出信号和电源电流之间关系之时序图表另一例。图16为显示先前的半导体检查装置的概略架构之方块图。 |
