| 发明名称 | 增加耦合率的快闪存储器制造方法 | ||
| 摘要 | 本发明揭示一种增加耦合率(coupling ratio)的快闪存储器(flash memory)制造方法。首先，在一半导体基底上定义出凸出于半导体基底表面的两个隔离结构。接着，实施离子布植，以在隔离结构两侧的半导体基底形成掺杂区。接着，在凸起的两个隔离结构侧壁形成介电间隔部。然后，在介电间隔部之间依序形成隧穿介电层及浮动栅极使浮动栅极的下表面积小于上表面积而增加电容耦合率(Cp)。最后，在两个隔离结构及浮动栅极上依序形成栅极间介电层及控制栅极以完成快闪存储器的制作。 | ||
| 申请公布号 | CN1445839A | 申请公布日期 | 2003.10.01 |
| 申请号 | CN02107424.0 | 申请日期 | 2002.03.15 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 谢佳达 |
| 分类号 | H01L21/8239;H01L21/8246 | 主分类号 | H01L21/8239 |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 陈红;潘培坤 |
| 主权项 | 1.一种增加耦合率的快闪存储器制造方法，其特征在于包括下列步骤：在一半导体基底上形成两凸出的隔离结构；实施一离子布植，以在所述的隔离结构两侧的所述的半导体基底形成掺杂区；在凸起的所述的隔离结构侧壁形成介电间隔合并露出所述的掺杂区表面；在所述的露出的掺杂区表面上依序形成隧穿介电层及浮动栅极且所述的浮动栅极表面大体齐平于所述的第二隔离结构表面；以及在所述的隔离结构及所述的浮动栅极上依序形成一栅极间介电层及一控制栅极以完成快闪存储器的制作。 | ||
| 地址 | 台湾省新竹 | ||