| 摘要 |
一平衡式频率响应电路(9)包含的电路元件形成于半导体晶片中，其中有第一与第二晶片上的接触端子(12,13)个别地连接到晶片外的接触端子(14,15)以及一连结到接触端子(12-15)的平衡式并联共振电路(20)。此共振电路(20)包含一电容部分(C1',C2',C3')及一电感部分(L1',L2')。电容部分的一零件(Cl')在晶片上连接于第一于第二晶片上接触端子(12,13)之间。电容部分(C2'，C3')的另一零件与电感部分(L1',L2')在晶片外串联于第一与第二晶片外的接触端子(12,13)之间，如此接触端子(12-15)便包含于单一共振回路中，基本上这不会产生伪共振信号。 |
| 主权项 |
1.一种平衡式频率响应电路,其包含形成于半导体 晶片中 的电路元件,其有第一与第二晶片上接触端子分别 地连接 到第一与第二晶片外的接触端子,以及一连结到该 接触端 子的平衡式共振电路,其中该共振电路包含一电容 部分及 一电感部分,其特征为该电容部分的部分在晶片上 连接于 该第一与第二晶片上接触端子之间,以及该电容部 分的另 一部份与该电感部分则串联连接于该第一与第二 晶片外接 触端子之间,如此,该晶片上与晶片外连接的共振 部分形 成一平衡式的并联共振电路,其包含该接触端子在 一单一 共振回路中。2.根据申请专利范围第1项之频率响 应电路,其中该晶片 外连接电容部分的第一部分以及该电感部分的第 一部份串 联连接于该第一晶片外接触端子与电路的信号地 电位之间 ,以及其中该晶片外连接电容部分的第二部分与该 电感部 分的第二部分系串联连接于该第二晶片外接触端 子及电路 的信号地电位之间。3.根据申请专利范围第1或2项 之频率响应电路,其中该晶 片外连接部分包含一可变的电容及/或电感部分。 4.根据申请专利范围第1项之频率响应电路,其中该 晶片 上连接电容部分包含一与该半导体晶片整体形成 的电容。5.根据申请专利范围第1项之频率响应电 路,其中该积体 电路元件配置来包含一平衡式振荡器电路。6.一 种积体半导体装置,其包含形成于半导体晶片中的 电 路元件,该电路元件形成一频率响应电路的至少某 些部份 ,其有第一与第二晶片上接触端子,分别地连接到 第一与 第二晶片外的接触端子,以连接包含电容部分与电 感部分 之一平衡式共振电路,其特征为该共振电路的电容 部分的 部分系晶片上的连接于该第一与第二晶片上接触 端子之间 ,如此,藉由晶片外的串联连接于该电容部分的另 一部份 的该第一与第二晶片外接触端子与该电感部分之 间,可形 成一平衡式并联共振电路,其包含该接触端子在一 单一共 振回路。7.根据申请专利范围第6项之积体半导体 装置,其中该晶 片上连接电容部分包含一与该半导体晶片整体形 成的电容 。8.根据申请专利范围第6或7项之积体半导体装置 ,其中该 积体电路元件系配置来包含一平衡式振荡器电路 。9.根据申请专利范围第8项之积体半导体装置,其 中该振 荡器电路包含具相等导通型态的第一与第二双极 性电晶体 ,其射极端子由串联电阻连接到一积体电流源电路 并且电 容性的跨接集极与基极端子,而其中该集极端子, 分别地 ,连接到该第一与第二晶片上的接触端子。10.根据 申请专利范围第8项之积体半导体装置,其中该积 体电路元件系配置来形成一收发器电路,其有一混 波器电 路连结到该振荡电路,其振荡电路形成一本地振荡 器电路 到该混波器电路。图式简单说明:第一图是一典型 的先前 技艺之大型积体电路的概略上视图,所示其包装有 部分被 切开以便说明。第二图是一典型先前技艺之积体 或晶片上 平衡式频率响应电路及一外部或晶片外共振电路 的电路图 。第三图是第二图所示电路的集总元件等效电路 图。第四 图说明几个共振回路,其可在第三图所示的电路图 中加以 辨识出来。第五图是根据本发明之积体电路或晶 片上平衡 式频率响应电路及一外部或晶片外共振电路的电 路图。第 六图是第五图所示根据本发明之电路的集总元件 等效电路 图。第七图a与第七图b在分别根据第二图及第五 图之电路 的晶片上连结垫所测量得阻抗的图表,其为频率的 函数。 第八图是一根据本发明之积体电路的概略上视图, 所示其 包装有部分被切开以便说明。第九图是根据本发 明的振荡 器电路的电气电路图。第十图是一包含根据本发 明之振荡 器电路的积体半导体收发器装置的方块图。 |
